本发明涉及半导体集成电路制造领域，特别涉及一种半导体测试结构及半导体测试方法。
背景技术：
1、目前，在背照式图像传感器的生产工艺中，介电层广泛应用于改善白像素。
2、但是，现有针对介电层质量的监控手段只有在产线外测试空白晶圆的平带电压(vfb)，而空白晶圆只包括衬底和形成于衬底上的氧化层和介电层，空白晶圆中并未形成二极管以及深沟槽隔离结构等图形结构，导致测试结果无法反应生产线上的在制晶圆中的介电层质量的真实状态，且无法反应工艺制程对介电层质量的影响。
3、因此，如何对产线上的在制晶圆中的介电层的质量进行监控是亟需解决的问题。
技术实现思路
1、本发明的目的在于提供一种半导体测试结构及半导体测试方法，能够对产线上的在制晶圆中的介电层的质量进行监控。
2、为实现上述目的，本发明提供了一种半导体测试结构，包括：
3、衬底，具有相背的第一表面和第二表面，所述衬底的第一表面上形成有介电层；
4、感应层，通过对所述衬底进行离子掺杂形成；
5、所述介电层能够吸引所述感应层中的空穴或电子富集在所述感应层靠近所述介电层的一面，使得能够通过给所述感应层两端施加电压差检测所述感应层的电阻判断所述介电层的质量。
6、可选地，所述感应层由形成于所述衬底中的第一掺杂层以及至少部分形成于所述第一掺杂层内的隔离层形成，所述感应层为所述第一掺杂层靠近所述介电层的一面与位于所述第一掺杂层内的隔离层靠近所述介电层的一面之间的所述第一掺杂层。
7、可选地，所述第一掺杂层以及位于所述第一掺杂层内的隔离层之间还形成有第一部分和第二部分，所述第一部分和所述第二部分分别连通所述感应层的两端并被位于所述第一掺杂层内的隔离层隔开，所述第一部分、所述第二部分以及所述感应层形成感应层通道。
8、可选地，在第一截面内，所述感应层通道截面为所述第一掺杂层从所述第一掺杂层靠近所述衬底的第二表面一面凹进去的凹槽；在第二截面内，位于所述第一掺杂层内的所述隔离层在第一方向上至少具有不小于所述第一掺杂层的宽度，所述第一截面、所述第二截面垂直于所述衬底的第一表面且相互垂直，所述第一方向垂直于所述第一截面。
9、可选地，所述第一部分和所述第二部分分别连接正负极以在所述感应层内形成电压差。
10、可选地，所述隔离层为第二掺杂层，所述第一掺杂层与所述第二掺杂层的掺杂类型相反。
11、可选地，所述介电层为高k介电层。
12、可选地，所述半导体测试结构还包括：
13、沟槽隔离结构，至少贯穿所述衬底，所述沟槽隔离结构环绕包围所述感应层以将所述感应层与所述沟槽隔离结构外围的区域隔开。
14、可选地，所述半导体测试结构还包括：
15、第二绝缘介质层，形成于所述衬底的第二表面；
16、第一通孔导电结构和第二通孔导电结构，所述第一通孔导电结构和所述第二通孔导电结构贯穿所述介电层、所述衬底，所述第一通孔导电结构和所述第二通孔导电结构与所述衬底之间绝缘；
17、第一导电层、第二导电层、第一导电插塞和第二导电插塞，形成于所述第二绝缘介质层中，所述第一通孔导电结构通过所述第一导电层和所述第一导电插塞与所述第一部分电连接，所述第二通孔导电结构通过所述第二导电层和所述第二导电插塞与所述第二部分电连接。
18、可选地，所述衬底与所述介电层之间还形成有第一绝缘介质层。
19、本发明还提供一种半导体测试方法，包括：
20、提供待测基板，所述待测基板包括半导体测试结构，所述半导体测试结构包括：衬底，具有相背的第一表面和第二表面，所述衬底的第一表面上形成有介电层；感应层，通过对所述衬底进行离子掺杂形成；所述介电层能够吸引所述感应层中的空穴或电子富集在所述感应层靠近所述介电层的一面；
21、通过给所述感应层两端施加电压差检测所述感应层的电阻，以判断所述介电层的质量。
22、与现有技术相比，本发明的技术方案具有以下有益效果：
23、1、本发明的半导体测试结构，由于包括：衬底，具有相背的第一表面和第二表面，所述衬底的第一表面上形成有介电层；感应层，通过对所述衬底进行离子掺杂形成；所述介电层能够吸引所述感应层中的空穴或电子富集在所述感应层靠近所述介电层的一面，使得能够通过给所述感应层两端施加电压差检测所述感应层的电阻判断所述介电层的质量，进而使得能够对产线上的在制晶圆中的介电层的质量进行监控。
24、2、本发明的半导体测试方法，由于包括：提供待测基板，所述待测基板包括半导体测试结构，所述半导体测试结构包括：衬底，具有相背的第一表面和第二表面，所述衬底的第一表面上形成有介电层；感应层，通过对所述衬底进行离子掺杂形成；所述介电层能够吸引所述感应层中的空穴或电子富集在所述感应层靠近所述介电层的一面；通过给所述感应层两端施加电压差检测所述感应层的电阻，以判断所述介电层的质量，使得能够对产线上的在制晶圆中的介电层的质量进行监控。
1.一种半导体测试结构，其特征在于，包括：
2.如权利要求1所述的半导体测试结构，其特征在于，所述感应层由形成于所述衬底中的第一掺杂层以及至少部分形成于所述第一掺杂层内的隔离层形成，所述感应层为所述第一掺杂层靠近所述介电层的一面与位于所述第一掺杂层内的隔离层靠近所述介电层的一面之间的所述第一掺杂层。
3.如权利要求2所述的半导体测试结构，其特征在于，所述第一掺杂层以及位于所述第一掺杂层内的隔离层之间还形成有第一部分和第二部分，所述第一部分和所述第二部分分别连通所述感应层的两端并被位于所述第一掺杂层内的隔离层隔开，所述第一部分、所述第二部分以及所述感应层形成感应层通道。
4.如权利要求3所述的半导体测试结构，其特征在于，在第一截面内，所述感应层通道截面为所述第一掺杂层从所述第一掺杂层靠近所述衬底的第二表面一面凹进去的凹槽；在第二截面内，位于所述第一掺杂层内的所述隔离层在第一方向上至少具有不小于所述第一掺杂层的宽度，所述第一截面、所述第二截面垂直于所述衬底的第一表面且相互垂直，所述第一方向垂直于所述第一截面。
5.如权利要求3所述的半导体测试结构，其特征在于，所述第一部分和所述第二部分分别连接正负极以在所述感应层内形成电压差。
6.如权利要求2所述的半导体测试结构，其特征在于，所述隔离层为第二掺杂层，所述第一掺杂层与所述第二掺杂层的掺杂类型相反。
7.如权利要求1所述的半导体测试结构，其特征在于，所述介电层为高k介电层。
8.如权利要求3所述的半导体测试结构，其特征在于，所述半导体测试结构还包括：
9.如权利要求8所述的半导体测试结构，其特征在于，所述半导体测试结构还包括：
10.如权利要求1所述的半导体测试结构，其特征在于，所述衬底与所述介电层之间还形成有第一绝缘介质层。
11.一种半导体测试方法，其特征在于，包括：
