本发明涉及半导体，特别是涉及一种深沟槽的刻蚀方法。
背景技术：
1、在闪存产品中，存在应力失效严重和三轮测试失效率高的情况，失效表现为后段分层。怀疑生产加工过程中各阶段应力的累积及局部聚集导致失效，现通过导入深沟槽刻蚀工艺，在seal ring(芯片外侧)开槽隔绝减划热量和应力解决，其中深沟槽刻蚀工艺制程要求较为复杂，例如深沟槽深度为7.4um，沟槽的形成层较为复杂，从钝化层到衬底需刻蚀sin/usg/lk/ndc/ild/si，刻蚀过程中会不断有金属(cu/w/ni)露出，另外光刻胶层厚度仅5um，工艺要求顶部sin不能有损失，对刻蚀挑战极大。
2、为解决上述问题，需要提出一种新型的深沟槽的刻蚀方法。
技术实现思路
1、鉴于以上所述现有技术的缺点，本发明的目的在于提供一种深沟槽的刻蚀方法，用于解决现有技术中在芯片外侧的深沟槽刻蚀工艺制程要求较为复杂，对刻蚀挑战极大的问题。
2、为实现上述目的及其他相关目的，本发明提供一种深沟槽的刻蚀方法，包括：
3、步骤一、提供衬底，所述衬底上的芯片区形成有集成电路器件；
4、在所述衬底上形成互连结构；
5、步骤二、在所述互连结构上依次形成层间介质层和刻蚀阻挡层，在所述刻蚀阻挡层上形成光刻胶层，光刻打开所述芯片区外侧上方的所述光刻胶层使得部分所述刻蚀阻挡层裸露，打开裸露的所述刻蚀阻挡层以定义出芯片保护环中深沟槽的形成区域；
6、步骤三、利用多个刻蚀周期的刻蚀工艺形成由多个浅沟槽构成，且为目标深度的深沟槽，一次所述刻蚀周期包括：利用第一刻蚀气体形成的等离子体形成浅沟槽，利用第二刻蚀气体形成的等离子体在所述沟槽上形成保护层。
7、优选地，步骤一中的所述衬底包括块状半导体衬底或绝缘体上硅(soi)衬底。
8、优选地，步骤二中的所述刻蚀阻挡层的材料为氮化硅。
9、优选地，步骤二中的所述层间介质层包括二氧化硅、低k介电材料中的至少一种。
10、优选地，步骤三中利用各向异性的干法刻蚀打开裸露的所述刻蚀阻挡层。
11、优选地，步骤三中的所述第一刻蚀气体为chf3和cf4。
12、优选地，步骤三中的所述第二刻蚀气体为c4f6和o2。
13、优选地，步骤三中利用至少3个所述刻蚀周期的刻蚀工艺形成所述深沟槽。
14、优选地，步骤三中的所述深沟槽的深度大于单次刻蚀最大量。
15、优选地，所述方法用于闪存器件的制造。
16、如上所述，本发明的深沟槽的刻蚀方法，具有以下有益效果：
17、本发明能够克服深沟槽刻蚀过程中光刻胶膜厚不足的问题，提高长时间刻蚀的工艺稳定性。
1.一种深沟槽的刻蚀方法，其特征在于，至少包括：
2.根据权利要求1所述的深沟槽的刻蚀方法，其特征在于：步骤一中的所述衬底包括块状半导体衬底或绝缘体上硅(soi)衬底。
3.根据权利要求1所述的深沟槽的刻蚀方法，其特征在于：步骤二中的所述刻蚀阻挡层的材料为氮化硅。
4.根据权利要求1所述的深沟槽的刻蚀方法，其特征在于：步骤二中的所述层间介质层包括二氧化硅、低k介电材料中的至少一种。
5.根据权利要求1所述的深沟槽的刻蚀方法，其特征在于：步骤三中利用各向异性的干法刻蚀打开裸露的所述刻蚀阻挡层。
6.根据权利要求1所述的深沟槽的刻蚀方法，其特征在于：步骤三中的所述第一刻蚀气体为chf3和cf4。
7.根据权利要求1所述的深沟槽的刻蚀方法，其特征在于：步骤三中的所述第二刻蚀气体为c4f6和o2。
8.根据权利要求1所述的深沟槽的刻蚀方法，其特征在于：步骤三中利用至少3个所述刻蚀周期的刻蚀工艺形成所述深沟槽。
9.根据权利要求1所述的深沟槽的刻蚀方法，其特征在于：步骤三中的所述深沟槽的深度大于单次刻蚀最大量。
10.根据权利要求1所述的深沟槽的刻蚀方法，其特征在于：所述方法用于闪存器件的制造。
