本申请涉及半导体集成电路制造，具体涉及一种cis器件深孔结构及其制造方法。
背景技术：
1、cis(cmos image sensor,互补金属氧化物半导体图像传感器)包括多个阵列式排布的像素单元，每个像素单元均能够将感应到的光信号转换为电信号，并通过外围电路输出。cis由于具有集成度高和供电电压低等优势，广泛应用于各个领域。
2、通常cis感光区的像素单元通过高深宽比光刻工艺和高能离子注入工艺形成cis器。但是随着cis器件像素单元的尺寸不断缩小，该相关技术已无法满足高端cis器件的要求。
3、但是由于cis器件深孔结构的形貌为垂直且孔底为圆形，通过相关技术进行外延填充存在一定难度，即由于反应气体始终从孔顶部进入孔底部,因此若采用单一的外延生长,会导致顶部提前封口,最终形成为孔洞,影响器件的性能。
技术实现思路
1、本申请提供了一种cis器件深孔结构及其制造方法，可以解决相关技术中cis器件深孔外延填充工艺容易导致顶部提前封口的问题。
2、为了解决背景技术中所述的技术问题，本申请的第一方面提供一种cis器件深孔结构，所述cis器件深孔结构包括：
3、n型掺杂半导体层，所述n型掺杂半导体层中形成硼离子掺杂层；
4、深孔结构，所述深孔结构从所述n型掺杂半导体层的表面向下延伸，所述深孔结构的孔底部伸入所述硼离子掺杂层中，所述硼离子掺杂层接触包围所述深孔结构的孔底部；
5、所述深孔结构中填充有层叠结构，所述层叠结构包括由外至内依次层叠的p型掺杂外延层、第一本征外延层、n型掺杂外延层和第二本征外延层；
6、所述p型掺杂外延层在伸入所述硼离子掺杂层中的深孔结构的孔底部的生长速率高于在所述深孔结构的孔顶部的生长速率。
7、可选地，所述深孔结构的孔底部为圆弧形；
8、所述硼离子掺杂层接触包围圆弧形的深孔结构孔底部以及所述深孔结构孔底部上方第一高度。
9、可选地，所述第一高度大于或等于所述深孔结构孔底部的深度。
10、可选地，所述硼离子掺杂层的掺杂浓度不超过1e15 atoms/cm2。
11、为了解决背景技术中所述的技术问题，本申请的第二方面提供一种cis器件深孔结构的制造方法，所述cis器件深孔结构的制造方法包括以下步骤：
12、提供n型掺杂半导体层，在所述n型掺杂半导体层的表面上沉积形成硬掩膜层；
13、向带有所述硬掩膜层的n型掺杂半导体层一侧注入硼离子，退火后形成硼离子掺杂层；
14、刻蚀所述硬掩膜层形成深孔刻蚀图案；
15、基于所述深孔刻蚀图案对所述n型掺杂半导体层进行刻蚀形成深孔结构，使得所述深孔结构的孔底部伸入所述硼离子掺杂层中，所述硼离子掺杂层接触包围所述深孔结构的孔底部；
16、通过外延生长工艺外延形成填充满深孔结构的层叠结构，所述层叠结构包括由外至内依次层叠的p型掺杂外延层、本征外延层、n型掺杂外延层和本征外延层；所述p型掺杂外延层在伸入所述硼离子掺杂层中的深孔结构的孔底部的生长速率高于在所述深孔结构的孔顶部的生长速率。
17、可选地，所述向带有所述硬掩膜层的n型掺杂半导体层一侧注入硼离子，退火后形成硼离子掺杂层的步骤，包括：
18、通过1800kev至2200kev注入能量注入向带有所述硬掩膜层的n型掺杂半导体层一侧注入硼离子，退火后形成掺杂浓度不超过1e15 atoms/cm2的硼离子掺杂层。
19、可选地，所述深孔结构的孔底部为圆弧形；
20、所述硼离子掺杂层接触包围圆弧形的深孔结构孔底部以及所述深孔结构孔底部上方第一高度。
21、可选地，所述第一高度大于或等于所述深孔结构孔底部的深度。
22、本申请技术方案，至少包括如下优点：p型掺杂外延层在伸入所述硼离子掺杂层中的深孔结构的孔底部的生长速率高于在所述深孔结构的孔顶部的生长速率，从而可以在填充初期形成较好的外延填充形貌，最终填成无孔洞的深孔外延结构。
1.一种cis器件深孔结构，其特征在于，所述cis器件深孔结构包括：
2.如权利要求1所述的cis器件深孔结构，其特征在于，所述深孔结构的孔底部为圆弧形；
3.如权利要求2所述的cis器件深孔结构，其特征在于，所述第一高度大于或等于所述深孔结构孔底部的深度。
4.如权利要求1所述的cis器件深孔结构，其特征在于，所述硼离子掺杂层的掺杂浓度不超过1e15 atoms/cm2。
5.一种cis器件深孔结构的制造方法，其特征在于，所述cis器件深孔结构的制造方法包括以下步骤：
6.如权利要求5所述的cis器件深孔结构，其特征在于，所述向带有所述硬掩膜层的n型掺杂半导体层一侧注入硼离子，退火后形成硼离子掺杂层的步骤，包括：
7.如权利要求5所述的cis器件深孔结构，其特征在于，所述深孔结构的孔底部为圆弧形；
8.如权利要求7所述的cis器件深孔结构，其特征在于，所述第一高度大于或等于所述深孔结构孔底部的深度。
