本申请涉及半导体集成电路制造，具体涉及一种cis器件。
背景技术：
1、cis(cmos image sensor,互补金属氧化物半导体图像传感器)包括多个阵列式排布的像素单元，每个像素单元均能够将感应到的光信号转换为电信号，并通过外围电路输出。cis由于具有集成度高和供电电压低等优势，广泛应用于各个领域。
2、通常cis感光区的像素单元通过高深宽比光刻工艺和高能离子注入工艺形成cis器。但是随着cis器件像素单元的尺寸不断缩小，该相关技术已无法满足高端cis器件的要求。
3、但是由于cis器件深孔结构的形貌为垂直且孔底为圆形，通过相关技术进行外延填充存在一定难度，即由于反应气体始终从孔顶部进入孔底部,因此若采用单一的外延生长,会导致顶部提前封口,最终形成为孔洞,影响器件的性能。
技术实现思路
1、本申请提供了一种cis器件，可以解决相关技术中cis器件深孔外延填充工艺容易导致顶部提前封口的问题。
2、为了解决背景技术中所述的技术问题，本申请提供一种cis器件，所述cis器件包括：
3、外延层，所述外延层包括由下至上依次层叠的第一外延层、第二外延层和第三外延层，所述第二外延层中的硼离子掺杂浓度大于所述第三外延层中的硼离子掺杂浓度，所述第一外延层中的硼离子掺杂浓度大于所述述第二外延层中的硼离子掺杂浓度；
4、深孔结构，所述深孔结构从所述外延层的表面向下延伸，所述深孔结构的孔底部伸入所述第一外延层中；所述深孔结构中填充有cis外延结构；
5、所述cis外延结构在与所述第一外延层接触位置处的外延生长速率大于与所述第二外延层接触位置处的外延生长速率，所述cis外延结构在与所述第二外延层接触位置处的外延生长速率大于与所述第三外延层接触位置处的外延生长速率。
6、可选地，所述深孔结构的孔底面为下凹圆弧面，所述第一外延层完全包围形状为下凹圆弧面的所述深孔结构的孔底面。
7、可选地，所述第一外延层上表面的高度不低于所述深孔结构下凹圆弧形的孔底面与所述深孔结构侧壁之间的交界处。
8、可选地，所述第二外延层的厚度为所述深孔结构侧壁高度的五分之一至二分之一。
9、可选地，所述cis外延结构为层叠结构，所述层叠结构包括由外至内依次层叠的p型掺杂外延层、第一本征外延层、n型掺杂外延层和第二本征外延层。
10、可选地，所述第三外延层为本征外延层。
11、可选地，所述第一外延层的浓度范围为1e16 atoms/cm3至1e17 atoms/cm3。
12、可选地，所述第二外延层的浓度范围为1e14 atoms/cm3至1e15atoms/cm3。
13、本申请技术方案，至少包括如下优点：该cis器件结构能使得cis外延结构在与所述第一外延层接触位置处的外延生长速率大于与所述第二外延层接触位置处的外延生长速率，所述cis外延结构在与所述第二外延层接触位置处的外延生长速率大于与所述第三外延层接触位置处的外延生长速率，从而能够使得cis外延结构可靠地填充满深孔结构，避免深孔结构顶部提前封口的问题。
1.一种cis器件，其特征在于，所述cis器件包括：
2.如权利要求1所述的cis器件，其特征在于，所述深孔结构的孔底面为下凹圆弧面，所述第一外延层完全包围形状为下凹圆弧面的所述深孔结构的孔底面。
3.如权利要求2所述的cis器件，其特征在于，所述第一外延层上表面的高度不低于所述深孔结构下凹圆弧形的孔底面与所述深孔结构侧壁之间的交界处。
4.如权利要求1所述的cis器件，其特征在于，所述第二外延层的厚度为所述深孔结构侧壁高度的五分之一至二分之一。
5.如权利要求1所述的cis器件，其特征在于，所述cis外延结构为层叠结构，所述层叠结构包括由外至内依次层叠的p型掺杂外延层、第一本征外延层、n型掺杂外延层和第二本征外延层。
6.如权利要求1所述的cis器件，其特征在于，所述第三外延层为本征外延层。
7.如权利要求1所述的cis器件，其特征在于，所述第一外延层的浓度范围为1e16atoms/cm3至1e17 atoms/cm3。
8.如权利要求1所述的cis器件，其特征在于，所述第二外延层的浓度范围为1e14atoms/cm3至1e15atoms/cm3。
