本技术涉及半导体，特别涉及一种半导体结构的制造方法及半导体结构。
背景技术：
1、现有的一些芯片，例如直接接触式场效应晶体管，其源极和栅极位于芯片正面，漏极位于芯片背面。如图26所示，在将芯片10’连接到电路板30’上时，通常采用铜外壳20’将漏极13’引到芯片10’的正面。铜外壳20’的底壁21’通过导电胶40’与芯片10’的漏极13’电连接，铜外壳20’的侧壁22’向芯片10’的正面一侧延伸，来将芯片10’的漏极13’引至芯片10’的正面一侧，将铜外壳20’的侧壁22’远离芯片10’的背面的表面、芯片10’的源极12’远离芯片10’的背面设置的导电球51’及芯片10’的栅极11’远离芯片10’的背面的表面设置的导电球52’分别与电路板电连接，即实现芯片与电路板30’的电连接。
2、采用上述的方案会出现图27所示的铜外壳倾斜、如图28所示的芯片倾斜、铜外壳变形、图29所示的导电胶用量过多或图30所示的导电胶用量过少等问题，导致产品良率较低及芯片与电路板连接的良率较低。
技术实现思路
1、本技术实施例提供了一种半导体结构的制造方法。所述制造方法包括：
2、将多个芯片贴装在载板上，相邻所述芯片间隔设置；所述芯片包括芯片正面及、所述芯片正面相对的芯片背面、及连接所述芯片正面与所述芯片背面的多个芯片侧面，所述芯片包括设置在所述芯片正面的控制极和第一极、以及设置在所述芯片背面的第二极；
3、形成塑封层，所述塑封层包覆各所述芯片侧面；
4、在所述塑封层上开设贯穿所述塑封层的通槽，各所述芯片的至少一侧设有所述通槽；
5、形成导电结构，所述导电结构包括位于各所述通槽内的第一导电部及位于各所述芯片背面的第二导电部，所述第二导电部至少覆盖部分所述第二极，位于所述芯片侧部的所述第一导电部与位于所述芯片背面的所述第二导电部相连；所述第一导电部背离所述芯片背面的表面、所述控制极背离所述芯片背面的表面及所述第一极背离所述芯片背面的表面在同一平面。
6、在一个实施例中，所述形成塑封层，包括：
7、形成塑封材料层，所述塑封材料层包覆各所述芯片侧面及各所述芯片背面，所述塑封材料层一体成型；
8、去除所述塑封材料层包覆所述芯片背面的部分，得到塑封层。
9、在一个实施例中，所述形成塑封层，包括：
10、在所述芯片背面设置覆盖所述芯片背面的绝缘膜；
11、在各所述芯片侧面填充塑封材料形成包覆各所述芯片侧面的塑封层；
12、去除所述绝缘膜。
13、在一个实施例中，所述第二导电部覆盖所述芯片背面的全部区域，或者所述第二导电部覆盖所述芯片背面的部分区域。
14、在一个实施例中，所述多个芯片被划分为多个芯片组，每个所述芯片组包括至少一个所述芯片；
15、所述形成导电结构之后，得到包括所述芯片、所述塑封层及所述导电结构的半导体中间结构；所述制造方法还包括：
16、对所述半导体中间结构进行切割，得到多个半导体结构，所述半导体结构包括一个所述芯片组。
17、在一个实施例中，一个所述芯片组包括一个所述芯片；所述在所述塑封层上开设贯穿所述塑封层的通槽，包括：在所述塑封层位于相邻两个所述芯片之间的部分开设两个所述通槽；所述对得到的器件进行切割，包括：对所述塑封层位于两个所述通槽之间的部分进行切割；或者，
18、一个所述芯片组包括两个或两个以上所述芯片，所述在所述塑封层上开设贯穿所述塑封层的通槽，包括：在所述塑封层位于相邻的两个所述芯片组之间的部分开设两个所述通槽；所述对得到的器件进行切割，包括：对所述塑封层位于两个所述芯片组之间且位于两个所述通槽之间的部分进行切割；所述半导体结构中，位于相邻两个所述芯片背面的第二导电部相连，或者位于相邻两个所述芯片背面的第二导电部之间存在间隙。
19、在一个实施例中，所述形成导电结构，包括：
20、采用点胶工艺形成第一导电部和第二导电部；或者，
21、采用网版印刷工艺形成第一导电部和第二导电部；或者，
22、采用点胶工艺形成第一导电部，之后采用网版印刷工艺形成第二导电部。
23、在一个实施例中，所述形成导电结构之后，所述制造方法还包括：
24、去除所述载板，得到包括所述芯片、所述塑封层及所述导电结构的半导体中间结构；
25、采用植球工艺在所述半导体中间结构背离所述芯片背面的一侧形成多个导电球，所述第一导电部、所述控制极及所述第一极分别与至少一个所述导电球电连接。
26、在一个实施例中，所述第一极为源极，所述第二极为漏极。
27、在一个实施例中，所述形成导电结构之后，所述制造方法还包括：
28、形成保护层，所述保护层至少位于所述导电结构背离所述芯片的表面。
29、本技术实施例还提供了一种半导体结构，所述半导体结构包括：
30、至少一个芯片，所述芯片包括正面、与所述芯片正面相对的背面、及连接所述芯片正面与所述芯片背面的多个侧面，所述芯片包括设置在所述芯片正面的控制极和第一极、以及设置在所述芯片背面的第二极；
31、包封各所述芯片侧面的塑封层，所述塑封层设有贯穿所述塑封层的通槽，各所述芯片的至少一侧形成有所述通槽；
32、导电结构，包括位于所述通槽内的第一导电部及位于各所述芯片背面的第二导电部，所述第二导电部至少覆盖部分所述第二极，位于所述芯片侧部的所述第一导电部与位于所述芯片背面的所述第二导电部相连；所述第一导电部背离所述芯片背面的表面、所述控制极背离所述芯片背面的表面及所述第一极背离所述芯片背面的表面在同一平面。
33、在一个实施例中，所述半导体结构包括一个所述芯片，所述芯片的至少两侧分别设有所述第一导电部，位于所述芯片背面的所述第二导电部与位于所述芯片的所述至少两侧的所述第一导电部均相连；或者，
34、所述半导体结构包括两个或两个以上所述芯片，所述半导体结构中，位于相邻所述芯片背面的第二导电部相连，或者位于相邻所述芯片背面的第二导电部之间存在间隙。
35、在一个实施例中，所述半导体结构还包括位于所述芯片正面一侧的多个导电球，所述第一导电部、所述控制极及所述第一极分别与至少一个所述导电球电连接。
36、在一个实施例中，所述半导体结构还包括保护层，所述保护层至少位于所述导电结构背离所述芯片的表面。
37、本技术实施例所达到的主要技术效果是：
38、本技术实施例提供的半导体结构的制造方法及半导体结构，通过设置位于芯片背面的第二导电部及位于芯片侧部的第一导电部，且第二电极通过第二导电部与第一导电部电连接，从而可通过第二导电部和第一导电部将第二电极引至芯片正面；由于第一导电部背离芯片背面的表面、控制极背离芯片背面的表面及第一极背离芯片背面的表面在同一平面，便于制造得到的半导体结构与电路板相连。本技术实施例提供的半导体结构的制造方法，在制造过程中芯片贴装于载板上，芯片不易发生倾斜，且无需使用铜外壳及用于将芯片与铜外壳电连接的导电胶，可避免芯片倾斜、铜外壳倾斜及导电胶用量不适等导致的产品良率低的问题，可保证半导体结构与电路板连接的良率。
1.一种半导体结构的制造方法，其特征在于，所述制造方法包括：
2.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述形成塑封层，包括：
3.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述形成塑封层，包括：
4.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述第二导电部覆盖所述芯片背面的全部区域，或者所述第二导电部覆盖所述芯片背面的部分区域。
5.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述多个芯片被划分为多个芯片组，每个所述芯片组包括至少一个所述芯片；
6.根据权利要求5所述的半导体结构的制造方法，其特征在于，一个所述芯片组包括一个所述芯片；所述在所述塑封层上开设贯穿所述塑封层的通槽，包括：在所述塑封层位于相邻两个所述芯片之间的部分开设两个所述通槽；所述对得到的器件进行切割，包括：对所述塑封层位于两个所述通槽之间的部分进行切割；或者，
7.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述形成导电结构，包括：
8.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述形成导电结构之后，所述制造方法还包括：
9.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述第一极为源极，所述第二极为漏极。
10.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述形成导电结构之后，所述制造方法还包括：
11.一种半导体结构，其特征在于，所述半导体结构包括：
12.根据权利要求11所述的半导体结构，其特征在于，所述半导体结构包括一个所述芯片，所述芯片的至少两侧分别设有所述第一导电部，位于所述芯片背面的所述第二导电部与位于所述芯片的所述至少两侧的所述第一导电部均相连；或者，
13.根据权利要求11所述的半导体结构，其特征在于，所述半导体结构还包括位于所述芯片正面一侧的多个导电球，所述第一导电部、所述控制极及所述第一极分别与至少一个所述导电球电连接。
14.根据权利要求11所述的半导体结构，其特征在于，所述半导体结构还包括保护层，所述保护层至少位于所述导电结构背离所述芯片的表面。
