本发明涉及模拟数字信号转换，尤其涉及一种电容失配的校准方法、系统、电子设备和存储介质。
背景技术：
1、现实环境中的信号(如温度、声音和图像等)均为连续模拟的，但现代电子技术能处理的只有离散的数字信号。因此能将现实中模拟信号转化为计算机能够处理的数字信号的模数转换器的存在就显得尤为重要了。模数转换器(analog-to-digital converter，adc)将模拟信号转换成数字信号，是模拟系统与数字系统接口的关键部件，长期以来一直被广泛应用于雷达、通信、测控、医疗、仪表、图像和音频等领域。
2、在某些应用场景下，adc需要处理比本身核心电路耐压范围更大的输入信号幅度。面对该问题时，sar adc(successive approximation register analog-to-digitalconverter逐次逼近式模数转换器)一般使用前端放大器对输入信号进行一定程度的缩放，或者使用特殊的sar adc结构对高压输入信号进行处理，使其核心电路所接收的输入信号幅度满足其耐压要求。
3、如图1所示的常规sar adc电路原理图，其使用逐次逼近算法，量化模拟输入信号，adc首先比较cdac(电容型数模转换器)上极板差分输入电压极性，并根据比较结果置位msb(most significant bit，最高位)电容(c6p/c6n)。电容置位使比较器差分输入电压减小，后续adc再次比较当前比较器差分输入电压，并重复上述操作，使比较器差分输入电压逐次向0收敛。
4、根据sar adc的工作原理，将一次完整的比较与电容置位过程称为1个bit-trial(位转换)。则在sar adc的前几次bit-trial过程中，比较器两个输入端的模拟输入电压跳变幅度较大，而在后续bit-trial过程中，比较器两个输入端的模拟输入电压跳变幅度逐渐减小，比较器输入端电压变化示例如图2。
5、在某些应用场景下，sar adc需要接收并量化超过其模拟核心电路(如比较器等)耐压范围的输入电压，在sar adc的前几次bit-trial过程中，由于输入电压与vref(参考电压)过大(vref一般设置为最大输入信号的幅度值)，且被置位的电容权重较大，导致比较器输入电压波动范围较大，超过比较器输入器件的耐压值。而在后续的bit-trial中，由于cdac中较大权重的电容被依次置位，在比较器输入端叠加了方向相反的电压信号，使比较器输入模拟电压幅度减小。
6、结合sar adc的上述工作特点，采用sub-ranging(高速分级比较)结构可以规避大输入幅度时sar adc核心电路的过压问题，sub-ranging sar adc电路原理图如图3。sub-ranging sar adc中包含一个低精度的coarse(低精度的)adc与一个全精度的fine(全精度的)adc，两个adc均采用下极板采样。
7、工作时，两个cdac下极板同时对输入进行采样，下极板采样避免了输入信号直接出现在比较器输入端，下极板采样可参考图4所示的实例。进入转换相位后，fine adc的cdac中，采样电容下极板先进入floating(悬空)状态，且整个adc不进行转换，以此避免比较器输过压，比较器输入电压固定在复位时的状态不动。而coarse cdac则按常规方式进行比较，并根据比较结果置位相应权重电容。
8、coarse cdac完成高几位量化，其量化结果一次性载入对应fine cdac的高位电容，fine cdac根据coarse cdac中高位电容的置位情况，直接一次性置位fine cdac中的相应高位电容。然后根据高位电容置位后的结果进行后续低位电容的bit-trial比较与置位操作。
9、由于fine cdac的高位高权重电容同时置位，因此其在cdac输出电压波动范围远小于高位电容单独置位，从而解决了fine adc中比较器的耐压问题。同时由于其未对输入信号进行缩放，低位bit-trial仍然以未缩放的增益对输入信号进行转换，因此其snr(signal noise ratio，信噪比)也不会受到影响。上述sub-ranging sar adc中fine adc比较器输入端电压变化如图5。
10、上述sub-ranging sar adc中，coarse adc仍然存在过压问题，为避免coarse adc中比较器输入电压过压，可以在cdac中设置较大的接地dummy(虚拟的)电容，衰减cdac的信号增益，使比较器输入不至于超压。sar adc对高位bit-trial中的噪声不敏感，所以coarseadc中的信号增益衰减不会影响最终adc性能。
11、而在sar adc中dac(数模转换器)电容阵列所占面积比例很大，大的dac电容意味着大的输入电容，为了进一步降低电容尺寸同时减小输入电容，需要将单位电容设计的很小，由于生产工艺的限制，这会带来较大的电容失配，会导致adc性能下降等问题。
技术实现思路
1、本发明要解决的技术问题是为了克服现有技术sar adc中的电容失配，导致adc性能下降等缺陷，目的在于提供一种电容失配的校准方法、系统、电子设备和存储介质。
2、本发明是通过下述技术方案来解决上述技术问题：
3、本发明提供一种电容失配的校准方法，所述校准方法应用在逐次逼近式模数转换器sar adc中，所述sar adc包括依次电连接的电容型且全精度数模转换器cdac、比较器和sar逻辑模块；
4、所述cdac包括若干第一电容；
5、每个所述第一电容由若干单位电容构成；
6、其中，不同的所述第一电容根据其包含的所述单位电容的数量与对应的权重呈正相关；
7、所述sar逻辑模块用于控制对所述第一电容的开关状态进行置位，以及输出待校准数字信号；
8、所述校准方法包括：
9、获取对所述第一电容进行置位时，在所述比较器的输入端的跳变电压引起超压的所述第一电容，以得到若干高位电容；
10、基于所述高位电容得到对应的若干子电容；
11、其中，所述子电容的电容值之和等于对应的所述高位电容的电容值；
12、获取每个所述子电容的差分校准值；
13、基于所述差分校准值，获取对应的所述高位电容的目标校准值；
14、基于所述目标校准值对所述待校准数字信号进行校准，以得到目标校准数字信号。
15、较佳地，所述获取对所述第一电容进行置位时，在所述比较器的输入端的跳变电压引起超压的所述第一电容，以得到若干高位电容的步骤包括：
16、获取所述比较器的耐压范围；
17、获取对每个所述第一电容进行置位时，在所述比较器的输入端的所述跳变电压；
18、判断所述跳变电压是否超出所述耐压范围；
19、若是，则确定所述第一电容为所述高位电容。
20、较佳地，所述获取对所述第一电容进行置位时，在所述比较器的输入端的跳变电压引起超压的所述第一电容，以得到若干高位电容的步骤还包括：
21、基于权重从小到大对不同的所述第一电容依次判断进行置位时，在所述比较器的输入端的所述跳变电压是否超出所述耐压范围；
22、若是，则确定所述第一电容为所述高位电容；
23、在确定第一权重的所述第一电容为所述高位电容时，则确定权重大于所述第一权重的其他第一电容均为所述高位电容。
24、较佳地，所述基于所述高位电容得到对应的若干子电容的步骤包括：
25、将所述高位电容分解为若干个电容值相同的所述子电容；
26、所述子电容的电容值为所述单位电容的电容值的n倍；其中，n≥1且n取整数。
27、较佳地，所述获取每个所述子电容的差分校准值的步骤包括：
28、保持当前子电容对应的所述高位电容中的其他子电容，以及，所述当前子电容对应的所述高位电容以外的其他高位电容的开关状态不变；
29、对所述当前子电容进行置位，以得到第一校准值和第二校准值；
30、将所述第一校准值和所述第二校准值的差值作为所述当前子电容对应的所述差分校准值。
31、较佳地，当所述cdac不属于分离电容型数模转换器split cdac时，所述对所述当前子电容进行置位，以得到第一校准值和第二校准值的步骤包括：
32、对所述当前子电容进行方向相反的两次置位，以得到所述第一校准值和所述第二校准值；
33、当所述cdac属于所述split cdac时，所述对所述当前子电容进行置位，以得到第一校准值和第二校准值的步骤包括：
34、将所述当前子电容分解为两个电容值相同的第一分离电容和第二分离电容；
35、保持所述第一分离电容的开关状态不变，将所述第二分离电容向第一方向置位，以得到所述第一校准值；
36、保持所述第二分离电容的开关状态不变，将所述第一分离电容向第二方向置位，以得到所述第二校准值；
37、其中，所述第一方向与所述第二方向相反。
38、较佳地，所述对所述当前子电容进行置位，以得到第一校准值和第二校准值的步骤还包括：
39、将所述cdac中除所述高位电容外的其他第一电容作为低位电容；
40、将所述低位电容和所述比较器作为后端参考adc；
41、获取对所述当前子电容进行置位时，在所述比较器输入端产生的所述跳变电压；
42、使用所述后端参考adc，将所述跳变电压分别量化为对应的所述第一校准值和所述第二校准值。
43、较佳地，所述对所述当前子电容进行置位，以得到第一校准值和第二校准值的步骤还包括：
44、多次对所述当前子电容进行置位，得到多组第一中间校准值和第二中间校准值；
45、将多个所述第一中间校准值的平均值作为所述第一校准值；
46、将多个所述第二中间校准值的平均值作为所述第二校准值。
47、较佳地，所述基于所述差分校准值，获取对应的所述高位电容的目标校准值的步骤包括：
48、将每个所述高位电容对应的所述子电容的所述差分校准值求和，以得到每个所述高位电容的所述目标校准值。
49、较佳地，所述基于所述目标校准值对所述待校准数字信号进行校准，以得到目标校准数字信号的步骤包括：
50、采用所述高位电容对应的所述目标校准值对所述待校准数字信号中所述高位电容对应的信号进行补偿处理，以得到所述目标校准数字信号。
51、本发明还提供一种电容失配的校准系统，所述校准系统应用在逐次逼近式模数转换器sar adc中，所述sar adc包括依次电连接的电容型且全精度数模转换器cdac、比较器和sar逻辑模块；
52、所述cdac包括若干第一电容；
53、每个所述第一电容由若干单位电容构成；
54、其中，不同的所述第一电容根据其包含的所述单位电容的数量与对应的权重呈正相关；
55、所述sar逻辑模块用于控制对所述第一电容的开关状态进行置位，以及输出待校准数字信号；
56、所述校准系统包括：
57、高位电容获取模块，用于获取对所述第一电容进行置位时，在所述比较器的输入端的跳变电压引起超压的所述第一电容，以得到若干高位电容；
58、子电容获取模块，用于基于所述高位电容得到对应的若干子电容；
59、其中，所述子电容的电容值之和等于对应的所述高位电容的电容值；
60、差分校准值获取模块，用于获取每个所述子电容的差分校准值；
61、目标校准值获取模块，用于基于所述差分校准值，获取对应的所述高位电容的目标校准值；
62、校准模块，用于基于所述目标校准值对所述待校准数字信号进行校准，以得到目标校准数字信号。
63、较佳地，所述高位电容获取模块包括耐压范围获取单元、跳变电压获取单元、判断单元和高位电容确定单元；
64、所述耐压范围获取单元用于获取所述比较器的耐压范围；
65、所述跳变电压获取单元用于获取对每个所述第一电容进行置位时，在所述比较器的输入端的所述跳变电压；
66、所述判断单元用于判断所述跳变电压是否超出所述耐压范围；
67、若是，则所述高位电容确定单元用于确定所述第一电容为所述高位电容。
68、较佳地，所述判断单元还用于基于权重从小到大对不同的所述第一电容依次判断进行置位时，在所述比较器的输入端的所述跳变电压是否超出所述耐压范围；
69、若是，则所述高位电容确定单元用于确定所述第一电容为所述高位电容；
70、所述高位电容确定单元还用于在确定第一权重的所述第一电容为所述高位电容时，则确定权重大于所述第一权重的其他第一电容均为所述高位电容。
71、较佳地，所述子电容获取模块还用于将所述高位电容分解为若干个电容值相同的所述子电容；
72、所述子电容的电容值为所述单位电容的电容值的n倍；其中，n≥1且n取整数。
73、较佳地，所述差分校准值获取模块包括开关状态保持单元、置位单元和差分校准值获取单元；
74、所述开关状态保持单元用于保持当前子电容对应的所述高位电容中的其他子电容，以及，所述当前子电容对应的所述高位电容以外的其他高位电容的开关状态不变；
75、所述置位单元用于对所述当前子电容进行置位，以得到第一校准值和第二校准值；
76、所述差分校准值获取单元用于将所述第一校准值和所述第二校准值的差值作为所述当前子电容对应的所述差分校准值。
77、较佳地，所述置位单元包括第一置位子单元、分解子单元、第二置位子单元和第三置位子单元；
78、所述第一置位子单元用于当所述cdac不属于分离电容型数模转换器split cdac时，对所述当前子电容进行方向相反的两次置位，以得到所述第一校准值和所述第二校准值；
79、当所述cdac属于所述split cdac时，所述分解子单元用于将所述当前子电容分解为两个电容值相同的第一分离电容和第二分离电容；
80、所述第二置位子单元用于保持所述第一分离电容的开关状态不变，将所述第二分离电容向第一方向置位，以得到所述第一校准值；
81、所述第三置位子单元用于保持所述第二分离电容的开关状态不变，将所述第一分离电容向第二方向置位，以得到所述第二校准值；
82、其中，所述第一方向与所述第二方向相反。
83、较佳地，所述置位单元还包括低位电容确定子单元、后端参考adc确定子单元、跳变电压获取子单元和量化子单元；
84、所述低位电容确定子单元用于将所述cdac中除所述高位电容外的其他第一电容作为低位电容；
85、所述后端参考adc确定子单元用于将所述低位电容和所述比较器作为后端参考adc；
86、所述跳变电压获取子单元用于获取对所述当前子电容进行置位时，在所述比较器输入端产生的所述跳变电压；
87、所述量化子单元用于使用所述后端参考adc，将所述跳变电压分别量化为对应的所述第一校准值和所述第二校准值。
88、较佳地，所述置位单元还包括中间校准值获取子单元和中间校准值处理子单元；
89、所述中间校准值获取子单元用于多次对所述当前子电容进行置位，得到多组第一中间校准值和第二中间校准值；
90、所述中间校准值处理子单元用于将多个所述第一中间校准值的平均值作为所述第一校准值；
91、所述中间校准值处理子单元还用于将多个所述第二中间校准值的平均值作为所述第二校准值。
92、较佳地，所述目标校准值获取模块还用于将每个所述高位电容对应的所述子电容的所述差分校准值求和，以得到每个所述高位电容的所述目标校准值。
93、较佳地，所述校准模块还用于采用所述高位电容对应的所述目标校准值对所述待校准数字信号中所述高位电容对应的信号进行补偿处理，以得到所述目标校准数字信号。
94、本发明还提供一种电子设备，包括存储器、处理器及存储在存储器上并用于在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如上述的电容失配的校准方法。
95、本发明还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如上述的电容失配的校准方法。
96、在符合本领域常识的基础上，所述各优选条件，可任意组合，即得本发明各较佳实例。
97、本发明的积极进步效果在于：
98、本发明通过对高位电容进行拆分校准，拆分后的部分电容置位时，在比较器输入端引入的电压变化小于其完整电容置位时的电压，避免了比较器输入过压问题，确保adc核心电路不过压，可以处理高压输入信号，且同时不损失snr，保证adc的性能稳定。
1.一种电容失配的校准方法，其特征在于，所述校准方法应用在逐次逼近式模数转换器sar adc中，所述sar adc包括依次电连接的电容型且全精度数模转换器cdac、比较器和sar逻辑模块；
2.如权利要求1所述的电容失配的校准方法，其特征在于，所述获取对所述第一电容进行置位时，在所述比较器的输入端的跳变电压引起超压的所述第一电容，以得到若干高位电容的步骤包括：
3.如权利要求2所述的电容失配的校准方法，其特征在于，所述获取对所述第一电容进行置位时，在所述比较器的输入端的跳变电压引起超压的所述第一电容，以得到若干高位电容的步骤还包括：
4.如权利要求1所述的电容失配的校准方法，其特征在于，所述基于所述高位电容得到对应的若干子电容的步骤包括：
5.如权利要求1-4中任意一项所述的电容失配的校准方法，其特征在于，所述获取每个所述子电容的差分校准值的步骤包括：
6.如权利要求5所述的电容失配的校准方法，其特征在于，当所述cdac不属于分离电容型数模转换器split cdac时，所述对所述当前子电容进行置位，以得到第一校准值和第二校准值的步骤包括：
7.如权利要求5所述的电容失配的校准方法，其特征在于，所述对所述当前子电容进行置位，以得到第一校准值和第二校准值的步骤还包括：
8.如权利要求5所述的电容失配的校准方法，其特征在于，所述对所述当前子电容进行置位，以得到第一校准值和第二校准值的步骤还包括：
9.如权利要求1所述的电容失配的校准方法，其特征在于，所述基于所述差分校准值，获取对应的所述高位电容的目标校准值的步骤包括：
10.如权利要求1或9所述的电容失配的校准方法，其特征在于，所述基于所述目标校准值对所述待校准数字信号进行校准，以得到目标校准数字信号的步骤包括：
11.一种电容失配的校准系统，其特征在于，所述校准系统应用在逐次逼近式模数转换器sar adc中，所述sar adc包括依次电连接的电容型且全精度数模转换器cdac、比较器和sar逻辑模块；
12.一种电子设备，包括存储器、处理器及存储在存储器上并用于在处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1-10中任意一项所述的电容失配的校准方法。
13.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1-10中任意一项所述的电容失配的校准方法。
