用于多位工作循环监视器的设备和方法与流程

用于多位工作循环监视器的设备和方法
1.相关申请的交叉引用
2.本申请要求2019年11月21日申请的美国申请第16/198,433号的优先权，所述申请出于任何目的以全文引用的方式并入本文中。


背景技术：

3.半导体装置可用于各种应用，如用于在计算机系统中存储和检索信息的半导体存储器装置。可将时钟信号提供到半导体装置(和/或由半导体装置产生)以使各种组件的操作与共同计时信号同步。调整时钟信号以便实现半导体装置的可靠操作可能是重要的。
4.时钟信号可具有工作循环，其表示时钟信号处于某一状态的时间百分比。举例来说，时钟信号可在逻辑高电平(例如，高电压电平)与逻辑低电平(例如，低电压电平)之间交替。工作循环可以是信号处于逻辑高电平的时间百分比(在一个周期中)。半导体装置可调整时钟信号的工作循环，以便确保时钟信号匹配所需工作循环(例如，50％)。然而，在一些情形中，可能难以确定调整工作循环的量。


技术实现要素：

5.在至少一个方面中，本公开涉及一种设备，其包含工作循环调整器和工作循环监视器。所述工作循环调整器调整时钟信号的工作循环。所述工作循环监视器耦合到调整后的时钟信号且基于所述时钟信号的所述工作循环来提供多位信号。所述多位信号在所述工作循环小于下限阈值时处于第一状态，在所述工作循环大于上限阈值时处于第二状态，且在所述工作循环在所述上限阈值与所述下限阈值之间时处于第三状态。
6.所述工作循环监视器可包含具有正偏移的第一比较器和具有负偏移的第二比较器。所述上限阈值可基于所述正偏移且所述下限阈值可基于所述负偏移。所述多位信号可包含第一位和第二位，且所述第一状态和所述第二状态可包含所述第一位与所述第二位是相同值，且所述第三状态可包含所述第一位与所述第二位是不同值。
7.所述上限阈值可大于目标工作循环且所述下限阈值可低于所述目标工作循环。所述上限阈值和所述下限阈值可以是可编程值。所述工作循环调整器可按响应于所述多位信号的量调整所述时钟信号的所述工作循环。所述工作循环调整器和所述工作循环监视器可以是存储器的组件。所述存储器可进行存取操作，且所述工作循环监视器可在进行所述存取操作时接收所述多位信号。
8.在至少一个方面中，本公开可涉及一种设备，其包含第一比较器、第二比较器、第三比较器、第一时钟信号和第二时钟信号。所述第一比较器具有第一偏移且提供第一信号。所述第二比较器具有第二偏移且提供第二信号。所述第三比较器具有第三偏移且提供第三信号。所述第一时钟信号耦合到所述第一比较器、所述第二比较器和所述第三比较器中的每一个的正输入。所述第二时钟信号耦合到所述第一比较器、所述第二比较器和所述第三比较器中的每一个的负输入。所述第一偏移大于所述第三偏移，且所述第二偏移在所述第一偏移与所述第三偏移之间。
9.所述设备可包含可响应于所述第一信号、所述第二信号和所述第三信号而产生两位信号的一或多个逻辑门。所述第三信号可以是所述两位信号中的第一位。所述两位信号中的第二位可基于所述第一信号和所述第二信号。所述第一偏移可确定上限阈值且所述第三偏移可确定下限阈值。
10.在至少一个方面中，本公开可涉及一种设备，其包含存储器、工作循环调整器和工作循环监视器。所述存储器至少部分地基于时钟信号来进行存取操作。所述工作循环调整器基于工作代码来调整所述时钟信号的所述工作循环。所述工作循环监视器耦合到调整后的时钟信号且响应于所述调整后的时钟信号的所述工作循环而提供具有状态的多位信号。在进行所述存取操作时更新所述多位信号的所述状态，且所述工作代码响应于所述多位信号处于第一状态而增大，且响应于所述多位信号处于第二状态而减小。
11.所述设备可包含配置成存储所述工作代码和所述多位信号的模式寄存器。所寄存的模式可存储启用信号，且可响应于所述启用信号处于活动状态而激活所述工作循环监视器。所述设备可包含耦合到所述模式寄存器的逻辑，所述逻辑可响应于所述多位信号的所述状态而调整所述工作代码的值。
12.所述工作代码可响应于所述多位信号处于第三状态而不改变。所述多位信号可在所述工作循环高于上限阈值时处于所述第一状态，可在所述工作循环低于下限阈值时处于所述第二状态，且可在所述工作循环在所述上限阈值与所述下限阈值之间时处于所述第三状态。所述工作监视器可包含具有第一偏移的第一比较器和具有小于所述第一偏移的第二偏移的第二比较器，所述上限阈值可基于所述第一偏移且所述下限阈值可基于所述第二偏移。所述多位信号可包含第一位和第二位，且所述多位信号的所述第一状态和所述第二状态可包含所述第一位与所述第二位具有相同逻辑电平。
13.在至少一个方面中，本公开可涉及一种方法。所述方法包含对存储器装置进行存取操作。所述存取操作的计时至少部分地基于时钟信号。所述方法包含基于工作代码来调整所述时钟信号的工作循环。所述方法包含在进行所述存取操作时，至少部分地基于所述时钟信号的所述工作循环和目标工作循环值来产生指示对所述工作代码的调整的方向的信号。
14.所述信号可以是多位信号，所述多位信号指示所述工作代码在第一状态中低于下限阈值，在第二状态中高于上限阈值，且在第三状态中在所述上限阈值与所述下限阈值之间。所述方法可包含当所述信号处于所述第一状态时增大所述工作代码的值，当所述信号处于所述第二状态时减小所述工作代码，且当所述信号处于所述第三状态时保持所述工作代码的所述值相同。
15.在至少一个方面中，本公开可涉及一种设备，其包含存储器装置、第一比较器、第二比较器、第三比较器和模式寄存器。所述存储器装置至少部分地基于时钟信号来进行存取操作。所述第一比较器基于所述时钟信号的工作循环高于上限阈值来提供具有值的第一输出。所述第二比较器基于所述时钟信号的所述工作循环高于或低于目标工作循环来提供具有值的第二输出。所述第三比较器基于所述时钟信号的所述工作循环低于下限阈值来提供具有值的第三输出。所述模式寄存器存储多位信号的状态。所述多位信号的所述状态是基于所述第一输出、所述第二输出和所述第三输出。
16.可在进行所述存取操作时更新所述多位信号的所述状态。所述设备可包含耦合到
所述第一输出、所述第二输出和所述第三输出中的一或多个的至少一个逻辑门。所述至少一个逻辑门可提供所述多位信号的所述状态。
17.所述设备可包含可基于工作代码的值来调整所述时钟信号的所述工作循环的工作循环调整器。所述模式寄存器可存储所述工作代码的所述值。所述设备可包含逻辑电路，所述逻辑电路可读取所述模式寄存器中的所述多位信号的所述状态，且基于所述多位信号的读取值将所述工作代码的新值写入到所述模式寄存器。所述多位信号的所述状态可由所述位中的每一个的值确定，且所述多位信号中的第一位的值可基于所述第二输出，且所述多位信号中的第二位的值可基于所述第一输出和所述第二输出。
附图说明
18.图1是根据本公开的实施例的系统的框图。
19.图2是根据本公开的实施例的半导体装置的框图。
20.图3是根据本公开的实施例的时钟信号路径的框图。
21.图4是根据本公开的实施例的多位工作循环监视器(dcm)的示意图。
22.图5是描绘根据本公开的实施例的调整工作代码的方法的流程图。
具体实施方式
23.如半导体存储器装置的半导体装置可使用时钟信号来使一或多个组件的操作同步。由于组件的精确计时可能为存储器的可靠操作所需，因此存储器可监视和调整时钟信号以便确保其匹配预期值(如目标工作循环(例如，50％))或其落在预期值的容差内(例如，50％的 /
‑
5％内)。当初始化存储器时(例如，当装置通电时)，存储器装置可确定时钟信号的工作循环，且可确定调整时钟信号的工作循环以便匹配目标工作循环(例如，50％)的量。所述调整可确定为初始化期间的训练过程的部分。训练过程可涉及测试对工作循环的一系列不同的可能调整，和确定每一调整是比当前调整更好还是更差(例如，更接近还是更远离目标工作循环)。由于训练过程可包含随时间推移调整工作循环，因此其可不适合在装置处于操作中(例如，进行如读取/写入的存取操作)时使用。
24.调整可作为工作代码存储(例如，在装置的模式寄存器中)。工作代码可以是可各自与对时钟信号的不同调整电平对应的一系列值(例如，
‑
7到7)。尽管将装置初始化以使得调整时钟信号的工作循环以匹配目标工作循环，但随时间推移，时钟信号的工作循环可能移位且初始工作代码可能不再实现目标工作循环。确定初始化上的工作代码的过程可以是冗长的过程，这可使其不适合于在存储器正进行存取操作(例如，实施读取和/或写入操作)时使用。
25.因此本公开描述用于多位工作循环监视器(dcm)的设备和方法。工作循环监视器可耦合到存储器中的时钟信号且可测量时钟信号的工作循环。dcm可提供由信息的多个位组成的信号。多位dcm可提供关于基于接收到的时钟信号的工作循环来调整工作循环的信息。代替测试对时钟的不同调整且确定其是比时钟信号的当前调整(例如，当前工作代码)更好还是更差，多位dcm可允许存储器基于当前时钟信号自身基于多位dcm的内部极限(例如，容差)来确定或选择调整。由于多位dcm可在不需要调整的情况下基于时钟信号来确定所需调整，因此多位dcm可在存储器装置处于操作中(例如，进行存取操作)时确定调整。
26.对于时钟循环的每一接收到的周期(或周期群组)，多位dcm可比较时钟信号的接收到的周期的工作循环与目标工作循环值(例如，50％)周围的一系列容差。多位dcm可提供指示时钟信号的当前工作循环是否在目标工作循环周围的上限和下限容差内、当前工作循环是否高于上限容差或当前工作循环是否低于下限容差的信号。容差的值可为多位dcm所固有的(例如，基于电路属性)和/或可以是可编程值。在一些实施例中，多位dcm可连续(例如，尽可能快地)提供指示工作代码是否需要调整的信号。
27.存储器可响应于这一信息而调整工作代码。如果dcm指示工作循环高于上限容差，那么可向下调整工作代码。如果dcm指示工作循环低于下限容差，那么可向上调整工作代码。如果dcm指示工作循环在上限和下限容差内，那么工作代码可保持不变。以这种方式，可监视调整后的时钟信号，且可在发生存取操作(例如，读取和/或写入操作)时确定对工作代码的调整。
28.尽管本公开相对于半导体存储器装置作为特定实例而描述，但所属领域的技术人员应理解，本公开可与任何半导体装置的时钟信号一起使用。
29.图1是根据本公开的实施例的系统100的框图。系统100包含控制器102和存储器系统104。存储器系统104包含存储器106(0)到106(p)(例如，“装置0”到“装置p”)，其中p是非零整数。在本公开的一些实施例中，存储器106可以是动态随机存取存储器(dram)，如低功率双数据速率(lpddr)dram。存储器106(0)到106(p)各自耦合到命令/地址、数据和时钟总线。控制器102和存储器系统104在若干总线上通信。举例来说，命令和地址由存储器系统104在命令/地址总线108上接收，且数据经由数据总线109提供于控制器102与存储器系统104之间。可经由时钟总线110在控制器与存储器系统104之间提供各种时钟信号。时钟总线110可包含信号线，用于提供由存储器系统104接收到的系统时钟信号ck_t和ck_c、由存储器系统104接收到的数据时钟wck_t和wck_c，和由存储器系统104提供到控制器102的存取数据时钟信号rdqs_t和rdqs_c。总线中的每一个可包含在其上提供信号的一或多个信号线。
30.由控制器102提供到存储器系统104的ck_t和ck_c时钟信号用于对命令和地址的提供和接收进行计时。wck_t和wck_c时钟信号和rdqs_t和rdqs_c时钟信号用于对数据的提供进行计时。ck_t和ck_c时钟信号是互补的，wck_t和wck_c时钟信号是互补的，且rdqs_t和rdqs_c时钟信号是互补的。当第一时钟信号的上升边沿与第二时钟信号的下降边沿同时发生时，时钟信号是互补的，且当第二时钟信号的上升边沿与第一时钟信号的下降边沿同时发生时，时钟信号是互补的。由控制器102提供到存储器系统104的wck_t和wck_c时钟信号可与也由控制器102提供到存储器系统104的ck_t和ck_c时钟信号同步。另外，wck_t和wck_c时钟信号可具有比ck_t和ck_c时钟信号更高的时钟频率。举例来说，在本公开的一些实施例中，wck_t和wck_c时钟信号具有为ck_t和ck_c时钟信号的时钟频率的四倍的时钟频率。
31.控制器102将命令提供到存储器系统104以进行存储器操作。存储器命令的非限制性实例包含用于控制各种操作的计时的计时命令、用于存取存储器的存取命令(如用于进行读取操作的读取命令和用于进行写入操作的写入命令)、用于进行模式寄存器写入和读取操作的模式寄存器写入和读取命令，以及其它命令和操作。由控制器102提供到存储器系统104的命令信号进一步包含选择信号(例如，片选cs信号cs0、cs1、csp)。虽然向所有存储器106提供命令、地址、数据和时钟信号，但在相应选择信号线上提供的选择信号用于选择
存储器106中的哪一个将响应于命令且进行对应操作。在本公开的一些实施例中，将相应选择信号提供到存储器系统104的每一存储器106。控制器102提供活动选择信号以选择对应存储器106。当相应选择信号为活动的时，选择对应存储器106以接收在命令/地址总线108上提供的命令和地址。
32.在操作中，当读取命令和相关联地址由控制器102提供到存储器系统104时，由选择信号选择的存储器106接收读取命令和相关联地址，且进行读取操作以向控制器102提供来自对应于相关联地址的存储器位置的读取数据。根据相对于读取命令的接收的计时，由选定存储器106将读取数据提供到控制器102。
33.在选定存储器106准备将读取数据提供到控制器102时，控制器将活动wck_t和wck_c时钟信号提供到存储器系统104。wck_t和wck_c时钟信号可由选定存储器106使用以产生存取数据时钟信号rdqs_t和rdqs_c。当时钟信号周期性地在低时钟电平与高时钟电平之间转变时，时钟信号是活动的。相反，当时钟信号维持恒定时钟电平且不周期性地转变时，时钟信号是非活动的。rdqs_t和rdqs_c时钟信号由进行读取操作的存储器106提供到控制器10以用于对将读取数据提供到控制器102进行计时。控制器102可使用rdqs_t和rdqs_c时钟信号来接收读取数据。
34.在操作中，当写入命令和相关联地址由控制器102提供到存储器系统104时，由选择信号选择的存储器106接收写入命令和相关联地址，且进行写入操作以将数据从控制器102写入到对应于相关联地址的存储器位置。根据相对于写入命令的接收的计时，由控制器102将写入数据提供到选定存储器106。
35.在选定存储器106准备从控制器102接收写入数据时，控制器将活动wck_t和wck_c时钟信号提供到存储器系统104。wck_t和wck_c时钟信号可由选定存储器106使用以产生内部时钟信号，用于对电路接收写入数据的操作进行计时。数据由控制器102提供，且选定存储器106根据wck_t和wck_c时钟信号接收写入数据，所述写入数据被写入到对应于存储器地址的存储器。
36.存储器106(0)到106(p)中的每一个可具有模式寄存器，其可存储与存储器106的操作相关的一或多个值。值可存储在模式寄存器的不同寄存器中，且可用于存储存储器设定，例如，启用信号、测量值、反馈和/或与存储器106的操作相关的其它信息。控制器102可通过模式寄存器读取(mrr)操作存取特定寄存器中的数据，且可在模式寄存器写入(mrw)操作中将数据写入到寄存器。在一个实例中，可能需要在存储器106中的一或多个内调整时钟信号wck_t和wck_c。如本文中所描述，存储器106可监视时钟信号wck_t和wck_c且在模式寄存器中存储关于时钟信号的所需调整的信息。控制器102可经由mrr操作检索这一信息，且可确定应调整时钟信号的量。这一调整值接着可经由mrw操作写入到模式寄存器的寄存器。调整值可充当存储器106的时钟调整电路的设定。在另一实例中，监视和调整时钟电路的过程可在存储器106上是自动的，且控制器102可改变模式寄存器的启用寄存器的值以便激活过程。
37.图2是根据本公开的实施例的设备的框图。设备可以是半导体存储器200，且将如此提及。在一些实施例中，例如，存储器200可包含但不限于dram装置，如集成到单个半导体芯片中的低功率ddr(lpddr)存储器。在一些实施例中，存储器200可以是图1的存储器106中的一或多个的实施方案。
38.存储器200包含存储器阵列228。存储器阵列228展示为包含多个存储器组。在图2的实施例中，存储器阵列228展示为包含八个存储器组bank0到bank7。每一存储器组包含多个字线wl、多个位线bl和/bl，和布置在所述多个字线wl与所述多个位线bl和/bl的交叉点处的多个存储器单元mc。字线wl的选择由行解码器224进行，且位线bl和/bl的选择由列解码器226进行。在图2的实施例中，行解码器224包含用于每一存储器组的相应行解码器，且列解码器226包含用于每一存储器组的相应列解码器。位线bl和/bl耦合到相应感测放大器(samp)。来自位线bl或/bl的读取数据由感测放大器samp放大，且经由互补本地数据线(liot/b)、传送门(tg)和互补主数据线(miot/b)传送到读取/写入放大器230。相反地，从读取/写入放大器230输出的写入数据经由互补主数据线miot/b、传送门tg和互补本地数据线liot/b传送到感测放大器samp，且写入耦合到位线bl或/bl的存储器单元mc中。
39.存储器200可采用多个外部端子，所述外部端子包含耦合到接收命令和地址的命令和地址总线和cs信号的命令和地址和片选(ca/cs)端子、接收时钟信号ck_t和ck_c和数据时钟信号wck_t和wck_c且提供存取数据时钟信号rdqs_t和rdqs_c的时钟端子、数据端子dq和dm，和接收电源电位vdd、vss、vddq和vssq的电源端子。
40.为时钟端子供应外部时钟信号ck_t和ck_c，所述外部时钟信号提供到输入缓冲器218。外部时钟信号可以是互补的。输入缓冲器218基于ck_t和ck_c时钟信号来产生内部时钟iclk。将iclk时钟提供到命令解码器216且提供到内部时钟产生器220。内部时钟产生器220基于iclk时钟来提供各种内部时钟信号lclk。lclk时钟信号可用于各种内部电路的计时操作。还将数据时钟信号wck_t和wck_c提供到外部时钟端子。将wck_t和wck_c时钟信号提供到数据时钟电路236，所述数据时钟电路236基于wck_t和wck_c时钟信号来产生内部数据时钟信号。将内部数据时钟信号提供到输入/输出电路232以对包含于输入/输出电路232中的电路的操作进行计时，例如提供到数据接收器以对写入数据的接收进行计时。
41.数据时钟电路236可在将wck_t和wck_c时钟信号分配到存储器的其它组件和/或基于wck_t和wck_c时钟信号产生的内部数据时钟信号之前监视和/或调整wck_t和wck_c时钟信号的属性。数据时钟电路236可按存储为模式寄存器222的寄存器中的工作代码的量来调整wck_t和wck_c时钟信号。可在存储器200开始操作(例如，通电)之前的存储器200的初始化期间将工作代码的值设定为初始值。在操作期间(例如，当发生存取操作(如读取和/或写入操作)时)，数据时钟电路236可监视时钟信号的工作循环。可基于工作循环的当前状态来产生多位工作结果信号。可基于时钟信号的当前工作循环与上限和下限阈值(例如，上限和下限容差)的比较来产生多位工作结果信号。工作结果信号的位的状态可指示当前工作循环是低于下限阈值、高于上限阈值还是在上限阈值与下限阈值之间。工作结果信号的位可存储在模式寄存器222中。可基于存储在模式寄存器222中的工作结果的值来周期性地调整工作代码的值。以这种方式，可调整时钟信号以将工作循环保持在上限阈值与下限阈值之间。
42.ca/cs端子可供应有存储器地址。经由命令/地址输入电路212将供应到ca/cs端子的存储器地址传送到地址解码器214。地址解码器214接收地址且将已解码行地址xadd供应到行解码器224，且将已解码列地址yadd供应到列解码器226。ca/cs端子可供应有命令。命令的实例包含用于控制各种操作的计时的计时命令、用于存取存储器的存取命令(如用于进行读取操作的读取命令和用于进行写入操作的写入命令)、用于进行模式寄存器写入和
读取操作的模式寄存器写入和读取命令，以及其它命令和操作。
43.命令可经由命令/地址输入电路212作为内部命令信号提供到命令解码器216。命令解码器216包含用以对内部命令信号进行解码以产生用于进行操作的各种内部信号和命令的电路。举例来说，命令解码器216可提供行命令信号act以选择字线和列命令信号r/w以选择位线。
44.命令解码器216可存取编程有用于设定用于存储器200的各种操作模式和特征的信息的模式寄存器222。举例来说，模式寄存器222可编程有用于与监视基于wck_t和wck_c时钟信号由数据时钟电路236产生的内部数据时钟信号相关的模式的信息以及用于与改变内部数据时钟信号的计时(如内部数据时钟信号的工作循环)相关的模式的信息。可例如针对由数据时钟电路236的电路引起的工作循环失真来监视内部数据时钟信号，且可调整数据时钟信号的计时以补偿例如由数据时钟电路236的电路引起的工作循环错误。可存储在模式寄存器222中的实例信息包含用于激活数据时钟电路236的一或多个组件的启用信息、用于调整wck_t和wck_c的工作循环的工作代码值，和/或与工作循环监视和/或调整相关的其它信号。
45.可通过将使得存储器200进行模式寄存器写入操作的模式寄存器写入(mrw)命令提供给存储器200来编程模式寄存器222中的信息。命令解码器216存取模式寄存器222，且基于已编程信息连同内部命令信号一起提供内部信号以相应地控制存储器200的电路。在模式寄存器222中编程的信息可由存储器200使用模式寄存器读取(mrr)命令外部地提供，所述命令使得存储器200存取模式寄存器222且提供已编程信息。
46.当接收到读取命令且及时向行地址和列地址供应读取命令时，从存储器阵列228中的对应于行地址和列地址的存储器单元读取读取数据。由命令解码器216接收到读取命令，所述命令解码器216提供内部命令，使得将来自存储器阵列228的读取数据提供到读取/写入放大器230。经由输入/输出电路232将读取数据从数据端子dq输出到外部。从时钟端子外部地提供rdqs_t和rdqs_c时钟信号，用于对由输入/输出电路232提供读取数据进行计时。外部端子dq包含若干单独端子，每一端子提供与rdqs_t和rdqs_c时钟信号的时钟边沿同步的数据位。外部端子dq的数目对应于数据宽度，也就是说，与rdqs_t和rdqs_c时钟信号的时钟边沿同时提供的数据位的数目。在本公开的一些实施例中，存储器200的数据宽度是8位。在本公开的其它实施例中，存储器200的数据宽度是16位，其中16位分离成数据的下部字节(包含8位)和数据的上部字节(包含8位)。
47.当接收到写入命令且及时向行地址和列地址供应写入命令时，将供应到数据端子dq的写入数据写入到存储器阵列228中的对应于行地址和列地址的存储器单元。可将数据掩码提供到数据端子dm以在写入到存储器时掩蔽数据的部分。写入命令由命令解码器216接收，所述命令解码器216提供内部命令，使得写入数据由输入/输出电路232中的数据接收器接收。还将wck_t和wck_c时钟信号提供到外部时钟端子以用于对由输入/输出电路232的数据接收器接收写入数据进行计时。写入数据经由输入/输出电路232供应到读取/写入放大器230，且由读取/写入放大器230供应到存储器阵列228以写入到存储器单元mc中。如先前所描述，外部端子dq包含若干单独端子。参考写入操作，每一外部端子dq接收数据位，且外部端子dq的数目对应于与wck_t和wck_c时钟信号的时钟边沿同步同时接收到的数据位的数据宽度。本公开的一些实施例包含8位的数据宽度。在本公开的其它实施例中，数据宽
度是16位，其中16位分离成8位数据的下部字节和8位数据的上部字节。
48.电源端子供应有电源电位vdd和vss。将电源电位vdd和vss供应到内部电压产生器电路234。内部电压产生器电路234基于供应到电源端子的电源电位vdd和vss来产生各种内部电位vpp、vod、vary、vperi和其类似物。内部电位vpp主要在行解码器224中使用，内部电位vod和vary主要在包含于存储器阵列228中的感测放大器samp中使用，且内部电位vperi在许多外围电路块中使用。
49.电源端子还供应有电源电位vddq和vssq。将电源电位vddq和vssq供应到输入/输出电路232。在本公开的实施例中，供应到电源端子的电源电位vddq和vssq可以是与供应到所述电源端子的电源电位vdd和vss相同的电位。在本公开的另一实施例中，供应到电源端子的电源电位vddq和vssq可以是与供应到电源端子的电源电位vdd和vss不同的电位。供应到电源端子的电源电位vddq和vssq用于输入/输出电路232，使得由输入/输出电路232产生的电源噪声不传播到其它电路块。
50.图3是根据本公开的实施例的时钟信号路径300的框图。在一些实施例中，时钟信号路径300可实施于图2的存储器200上。时钟信号路径300可包含于存储器306中，在一些实施例中，所述存储器306可以是图2的存储器200和/或图1的存储器106。在一些实施例中，工作循环路径300的一或多个组件可实施于图2的数据时钟电路236中。时钟信号路径300可包含：多位工作循环监视器(mb dcm)344，其可监视时钟信号的工作循环；和工作循环调整器(dca)340，其可调整时钟信号的工作循环。mb dcm 344可确定对工作循环的调整而不需要测试对工作循环的不同的可能调整(例如，如在初始化过程中)。mb dcm 344可在存储器306正实施存取操作(例如，读取和写入操作)时确定对工作循环的调整。
51.系统302用传输器348a将时钟信号wck_t和wck_c提供到存储器306。将时钟信号wck_t和wck_c提供到接收器349a，所述接收器349a提供用于存储器306的内部时钟信号iwck。可存在两个内部时钟信号iwck(例如，一个内部时钟信号对应于wck_t和wck_c中的每一个)。在一些实施例中，两个时钟信号iwck可彼此互补。出于清楚起见，除在其经历单独操作或耦合的情形中之外，iwck可通常用于描述时钟信号中的一或多个。接收器349a将iwck时钟信号提供到dca 340，所述dca 340基于可存储在模式寄存器322的一或多个寄存器中的工作代码的值来调整时钟信号iwck。
52.工作循环调整器340将调整后的时钟信号提供到分频器350，所述分频器350可基于调整后的时钟信号来产生一或多个额外时钟信号iwckn。由于iwckn时钟信号是基于来自dca 340的调整后的时钟信号，因此iwckn时钟信号还可视为调整后的时钟信号。可存在多个不同的时钟信号iwckn，其可由
‘
n’的值(例如，iwck1、iwck2等)标示。如图3的实例中所展示，可存在四个时钟信号iwckn，其中的每一个可具有从由分频器350提供的其它相邻时钟信号偏移90
°
的相位(例如，iwck1可在iwck2前方90
°
，且在iwck4后方90
°
)。在本公开的一些实施例中，可存在两对互补iwckn时钟信号(例如，iwck1和iwck3是互补的且iwck2和iwck4是互补的)。分频器350将iwckn时钟信号提供到驱动器352，所述驱动器352可修改iwckn时钟信号的一或多个特性(例如，可增加其电压和/或电流)。
53.驱动器352将iwckn时钟信号提供到wck时钟树342，所述wck时钟树342继而可将调整后的时钟信号iwckn提供到存储器306的一或多个组件，如包含传输器348b的rdqs时钟路径。wck时钟树342可以是将wck时钟信号分配到存储器306的一或多个组件的导电元件的网
络。传输器348b可用于经由接收器349b将rdqs时钟信号(基于iwckn时钟信号)提供回到系统302。wck时钟树342还将iwckn时钟信号中的一或多个提供到mb dcm 344。
54.mb dcm 344可耦合到模式寄存器322。可基于可存储在模式寄存器322的一或多个寄存器中的启用信息的值来激活mb dcm 344。虽然活动，但mb dcm 344可测量由wck时钟树342提供的iwckn时钟信号的工作循环。mb dcm 344可基于在时钟信号用于时间存取操作时所述时钟信号的工作循环的当前值来比较时钟信号的当前工作循环与内部容差(例如，阈值)，且确定时钟信号的工作循环是否需要调整。mb dcm 344可接着基于这一比较来提供多位工作结果信号，所述多位工作结果信号的值可写入到模式寄存器322的一或多个寄存器。在图3中，工作结果值由具有n位的多位信号表示。在一些实施例中，n可以是2。在其它实施例中，n可以是更大数目的位。位中的每一个可具有值(例如，逻辑高或逻辑低)，且工作结果可基于位中的每一个的值来具有状态。
55.在一些实施例中，可沿着对应于位数的数个导电路径(例如，并行地)同时提供工作结果信号的位。在一些实施例中，可沿着小于位数的数个导电路径提供工作结果信号的位，且可依序(例如，串行地)提供所述位。
56.可将工作结果信号的值写入到模式寄存器322的一或多个寄存器中。在一些实施例中，工作结果信号的当前值可覆写模式寄存器322中的先前所存储的值。工作结果的状态可由多个位的信息组成。通过使用多个位，与仅指示当前工作循环匹配或不匹配目标工作循环值的情况相比，mb dcm 344可能够指示更多信息。举例来说，mb dcm 344可提供指示当前工作循环是高于、低于还是等于目标工作循环的工作结果信号。
57.模式寄存器322耦合到逻辑346，所述逻辑346监视模式寄存器322的寄存器的值，且响应于所监视寄存器的值(例如，响应于工作结果信号的状态)而更新模式寄存器322中的一或多个寄存器。特定来说，逻辑346可基于如下文更详细地描述的工作结果的状态来调整工作代码的值。在一些实例实施例中，工作结果的第一状态可指示工作代码应增大，而工作结果的第二状态可指示工作代码应减小。工作结果的第三状态指示工作代码应保持在其当前值。
58.dca 340可响应于存储在模式寄存器322中的工作代码的值而调整iwck时钟信号的工作循环。举例来说，dca 340可将时间延迟应用于iwck时钟信号中的一或两个，以便延长或缩短iwck时钟信号在高逻辑状态中花费的时间。工作代码可以是表示工作循环的调整的数值(例如，整数值)。dca 340可将工作代码的值转换成应用于iwck时钟的实际延迟时间。由dca 340使用的调整时间与工作代码的值相比可以是非线性或线性的。在一些实施例中，工作代码可具有正值和负值两者，其中正值可指示增加信号处于高逻辑状态的时间，而负值可指示减少信号处于高逻辑状态的时间。工作代码可以是数值(例如，从
‑
7到 7)。在一些实施例中，工作代码可仅具有一个极性(例如，正)的值，但调整仍可包含增加和减少时钟信号处于高逻辑状态的时间两者。
59.mb dcm 344可从wck时钟树342接收iwckn时钟信号。iwckn时钟信号可反映dca 340应用于iwck时钟信号的调整。mb dcm 344可测量接收到的iwckn时钟信号的工作循环，且可将工作结果信号提供到模式寄存器322。在一些实施例中，mb dcm 344可仅耦合到来自wck时钟树342的iwckn时钟信号中的一些。举例来说，mb dcm 344可耦合到iwckn时钟信号的互补对(例如，iwck1和iwck3)。
344的一或多个组件的物理属性的mb dcm 344的上限和下限阈值进行比较。基于与上限和下限阈值的比较，mb dcm 344可提供具有指示对时钟信号的工作代码的调整的状态的工作结果信号，以便使工作代码更接近上限阈值与下限阈值之间。
67.图4是根据本公开的实施例的多位工作循环监视器(mb dcm)的示意图。在一些实施例中，mb dcm 400可以是图3的mb dcm 344的实施方案。mb dcm 400是两位dcm，其接收时钟信号iwcka和iwckb，且提供由两个位y[0]和y[1]组成的工作结果信号。时钟信号iwcka耦合到三个比较器460a到460c中的每一个的负输入(
‑
)。时钟信号iwckb耦合到三个比较器460a到460c中的每一个的正输入( )。时钟信号iwcka和iwckb可由wck时钟树(例如，图3的wck时钟树342)提供。时钟信号iwcka和iwckb可表示彼此互补的一对时钟信号iwckn。时钟信号iwcka和iwckb可先前已由dca(例如，图3的dca 340)调整。
[0068]
mb dcm 400包含三个比较器460a到460c，其中的每一个基于输入信号的值的比较来提供结果信号。三个比较器460a到460c可耦合到一或多个逻辑门，所述逻辑门可基于比较器460a到460c的输出来确定工作结果信号的值。在图4的实例中，比较器460b提供信号b，其是输出位y[1]的值。比较器460a和460c分别提供耦合到nor门462的输出a和c。nor门462耦合到反相器464，所述反相器464提供输出位y[0]。
[0069]
一般来说，当正输入( )上的值小于负输入(
‑
)的值时，比较器460a到460c可提供低逻辑值(例如，0)，且当正输入( )上的值大于负输入(
‑
)的值时，可提供高逻辑值(例如，1、高电压)。比较器460a到460c中的每一个可具有正输入与负输入之间的不同偏移电压。偏移电压可以是比较器460a到460c中的每一个的固有属性，且可模型化为施加在比较器460a到460c中的每一个的正输入与负输入之间的额外电压。特定来说，在mb dcm 400中，比较器460a可具有负偏移，比较器460c可具有正偏移，且比较器460b可具有中性偏移(例如，接近0的偏移电压)。
[0070]
比较器460a和460c的偏移的量值可确定目标工作循环周围的上限和下限阈值(例如，容差)。在实例mb dcm 400中，目标工作循环是50％。在一些实施例中，上限和下限容差可相对于目标工作循环为相同量(例如，上限容差可以是目标工作循环加容差值，而下限容差可以是目标工作循环减容差值)。在一些实施例中，上限和下限容差可不同。比较器460a和460c的偏移可由比较器电路的物理属性确定。在一些实施例中，比较器中的每一个的偏移的量可需要模型化和/或测量。在一些实施例中，上限和下限容差可以是可编程值，其可基于比较器460a和460c的可编程偏移。可基于模式寄存器(例如，图1的模式寄存器122)中的值来设定可编程偏移(且因此设定上限和下限阈值)。
[0071]
正偏移比较器460c上的偏移可表示上限阈值。负偏移比较器460a上的偏移可表示下限阈值。中性比较器460b的中性偏移可表示目标工作循环。因此，如果比较器460c返回高逻辑电平(指示iwckb具有比iwcka加比较器460c的偏移更高的工作循环)，那么由mb dcm 400提供的信号可指示工作循环高于上限阈值且需要减小。类似地，如果比较器460a返回低逻辑电平(指示iwckb具有比iwcka减比较器460a的偏移更低的工作循环)，那么由mb dcm 400提供的信号可指示工作循环低于下限阈值且需要增大。如果比较器460c返回低逻辑电平，而比较器460a返回高逻辑电平，那么其可指示时钟信号具有上限阈值与下限阈值之间的工作循环。
[0072]
mb dcm 400是两位dcm且因此可具有四个不同状态。每一状态可对应于当前工作
循环与三个比较器460a到460c的关系。第一状态可在时钟信号iwcka和iwckb的工作循环低于下限阈值时，在此情况下，输出a、b和c中的所有三个可处于低逻辑状态，这是由于工作循环低于将使得比较器460a到460c中的任一个提供高逻辑电平输出的电平。第二状态可在工作循环高于下限阈值(如由负偏移比较器460a的偏移所确定)但具有小于50％的工作循环时。在第二状态中，输出a可以是高逻辑电平，但输出b和c可以是低逻辑电平。在第三状态中，工作循环可大于50％但小于上限阈值(如由正偏移比较器460c的偏移所确定)。输出a和b可处于高逻辑电平，而输出c处于低逻辑电平。在第四状态中，工作循环可大于上限阈值，且所有三个输出a、b和c可处于高逻辑电平。
[0073]
mb dcm 400的逻辑门可基于输出a、b和c的状态来提供多位工作结果信号。由于存在四个可能的状态，因此mb dcm 400的工作结果信号可表达为两位信号。可使用mb dcm 400的逻辑门(例如，nor门462和反相器464)将a、b和c的状态转换成工作结果信号的两个位。其它实例多位dcm可具有多于两个位，且因此可具有更多比较器和更多状态。举例来说，在一些实施例中，可使用更多比较器(例如，来确定工作循环高于或低于目标工作循环的不同电平)且因此，可使用更多位来表示工作结果信号。
[0074]
在另一实例实施例中，可使用一或多个不同逻辑门代替nor门462和/或反相器464以实现特定所需结果。(下)表1展示用于修改图4的mb dcm 400的逻辑表。前三个列展示三个比较器460a到460c的输出。输出可表示为1(对于高逻辑值)或0(对于低逻辑值)。某些行可标记有
‘
x’以表示其中位的值由给定情形确定的情形。举例来说，在输出c是
‘1’
(指示工作循环高于上限阈值)的情形中，那么输出a和b也将是1，这是由于所述输出a和b切换到在低于上限阈值的工作循环下提供高逻辑电平。类似地，当输出a处于低逻辑电平(指示工作循环低于下限阈值)时，那么输出b和c也将处于低逻辑电平。
[0075]
cbayxx000x010101x101xx11
[0076]
表1.两位dcm的逻辑表
[0077]
在第一实例操作中，mb dcm 400可接收具有低于下限容差的工作循环的wck时钟。比较器460a到460c中的所有三个将返回低逻辑值。作为响应，mb dcm可提供为00的信号。当工作循环高于下限容差但低于50％时，mb dcm可提供为01的信号。当工作循环高于50％但低于上限阈值时，mb dcm可提供为10的工作结果信号。当工作循环高于上限容差时，mb dcm可提供为11的工作结果信号。
[0078]
耦合到存储器的逻辑(例如，图3的逻辑346和/或图1的控制器102)可响应于工作结果的值而调整工作代码的值。举例来说，当工作结果的两个位不同时(例如，10或01)，其可指示工作代码在上限容差与下限容差之间，且不需要调整当前工作代码。当两个位相同时，其可指示需要调整。如果工作结果是00，那么可向上调整工作代码，而如果工作结果是11，那么可向下调整工作代码。
[0079]
图5是描绘根据本公开的实施例的调整工作代码的方法的流程图。在一些实施例中，方法500可由图1至4中所描述的组件中的一或多个实施。方法500可通常以框510开始，
所述框510描述以基于时钟信号的计时对存储器装置进行存取操作。框510可通常后接框520，所述框520描述基于工作代码来调整时钟信号的工作循环。框520可通常后接框530，所述框530描述在进行存取操作时产生指示对工作代码的进一步调整的信号。
[0080]
框510描述以基于时钟信号的计时对存储器装置(例如，图1的存储器106、图2的存储器200和/或图3的存储器306)进行存取操作。在一些实例中，存取操作可以是存储器的读取或写入操作。存取操作可与时钟信号(和/或基于时钟信号与一或多个信号)同步。时钟信号可以基于时钟信号处于高逻辑电平的时间百分比的工作循环在高逻辑电平与低逻辑电平之间切换。
[0081]
框520描述基于工作代码来调整时钟信号的工作循环。存储器可包含工作循环调整器(例如，图3的dca 340)，其可调整时钟信号的工作循环。dca调整时钟信号的量可基于可存储于存储器的模式寄存器(例如，图3的模式寄存器322)中的工作代码的值。工作代码可具有一系列可能值，其中的每一个可与对时钟信号的工作循环的不同调整量相关联。当初始化存储器(例如，通电)时，训练过程可用于确定对工作代码的初始值，使得dca调整时钟信号的工作循环以匹配(或接近)目标工作循环。
[0082]
框530描述在进行存取操作时产生指示对工作代码的进一步调整的信号。存储器可包含工作循环监视器(例如，图3的dcm 344)，其可监视时钟信号的工作循环。工作循环监视器可产生工作结果信号，所述工作结果信号可以是多位信号，其可指示时钟信号的当前工作循环。特定来说，dcm可比较时钟信号的工作循环的当前值与目标工作循环周围的上限和下限阈值。工作结果信号可在工作循环低于下限阈值时处于第一状态，在工作循环高于上限阈值时处于第二状态，且在工作循环在上限阈值与下限阈值之间时处于第三状态。可在发生存取操作时改变工作结果信号的值(例如，其处于哪一状态)。
[0083]
基于工作结果信号的当前值(例如，状态)，可改变工作代码的值。当工作结果信号处于第一状态时，可增大工作代码的值。这可增加时钟信号的工作循环。当工作结果信号处于第二状态时，可减小工作代码的值。这可减少时钟信号的工作循环。当工作结果信号处于第三状态时，工作代码的值可保持相同。这还可保持时钟信号的工作循环相同。可迭代这一过程，使得例如只要工作结果信号(例如，通过第一状态)指示时钟信号的工作循环低于下限阈值，就将随着每一迭代增大工作代码的值，直到工作结果信号指示工作循环在上限容差与下限容差之间(例如，改变到第三状态)为止。以这种方式，可在发生存取操作时确定对工作代码的调整。
[0084]
当然，应了解，本文中所描述的实例、实施例或过程中的任一个可与一或多个其它实例、实施例和/或过程组合或分离和/或在根据本发明系统、装置和方法的单独装置或装置部分当中进行。
[0085]
本文中对某些实施例的描述本质上是示范性的，且绝不意图限制本公开的范围或其应用或用途。在对本发明的系统和方法的实施例的前述详细描述中，参考形成本文的一部分的附图，且通过说明其中可实践所描述的系统和方法的具体实施例来展示附图。足够详细地描述这些实施例，以使所属领域的技术人员能够实践当前公开的系统和方法，且应理解，可利用其它实施例，且可在不脱离本公开的精神和范围的情况下进行结构和逻辑改变。此外，出于清晰性的目的，当所属领域的技术人员将清楚某些特征时可能不再论述其详细描述，以免混淆对本公开的实施例的描述。因此前述详细描述不是以限制性意义作出。
[0086]
重申，以上论述意图说明本发明系统，且不应理解为将所附权利要求书限制于任何特定实施例或实施例的群组。因此，虽然已参考示范性实施例详细描述了本发明系统，但还应了解，在不脱离如在所附权利要求书中阐述的本发明系统的更广和既定精神和范围的情况下，所属领域的技术人员可设计许多修改和替代性实施例。因此，说明书和附图应以说明性方式看待，且并不意图限制所附权利要求书的范围。

技术特征：
1.一种设备，其包括：工作循环调整器，其配置成调整时钟信号的工作循环；以及工作循环监视器，其耦合到调整后的时钟信号且配置成基于所述时钟信号的所述工作循环来提供多位信号，其中所述多位信号在所述工作循环小于下限阈值时处于第一状态，在所述工作循环大于上限阈值时处于第二状态，且在所述工作循环在所述上限阈值与所述下限阈值之间时处于第三状态。2.根据权利要求1所述的设备，其中所述工作循环监视器包括具有正偏移的第一比较器以及具有负偏移的第二比较器，其中所述上限阈值是基于所述正偏移且其中所述下限阈值是基于所述负偏移。3.根据权利要求1所述的设备，其中所述多位信号包括第一位以及第二位，其中所述第一状态以及所述第二状态包括所述第一位与所述第二位是相同值，且其中所述第三状态包括所述第一位与所述第二位是不同值。4.根据权利要求1所述的设备，其中所述上限阈值大于目标工作循环且所述下限阈值低于所述目标工作循环。5.根据权利要求1所述的设备，其中所述上限阈值以及所述下限阈值是可编程值。6.根据权利要求1所述的设备，其中所述工作循环调整器配置成按响应于所述多位信号的量调整所述时钟信号的所述工作循环。7.根据权利要求1所述的设备，其中所述工作循环调整器以及所述工作循环监视器是存储器的组件。8.根据权利要求7所述的设备，其中所述存储器配置成进行存取操作，且其中所述工作循环监视器配置成在进行所述存取操作时接收所述多位信号。9.一种设备，其包括：具有第一偏移的第一比较器，其中所述第一比较器提供第一信号；具有第二偏移的第二比较器，其中所述第二比较器提供第二信号；具有第三偏移的第三比较器，其中所述第三比较器提供第三信号；第一时钟信号，其耦合到所述第一比较器、所述第二比较器以及所述第三比较器中的每一个的正输入；以及第二时钟信号，其耦合到所述第一比较器、所述第二比较器以及所述第三比较器中的每一个的负输入，其中所述第一偏移大于所述第三偏移，且所述第二偏移在所述第一偏移与所述第三偏移之间。10.根据权利要求9所述的设备，其进一步包括配置成响应于所述第一信号、所述第二信号以及所述第三信号而产生两位信号的一或多个逻辑门。11.根据权利要求10所述的设备，其中所述第三信号是所述两位信号中的第一位。12.根据权利要求10所述的设备，其中所述两位信号中的第二位是基于所述第一信号以及所述第二信号。13.根据权利要求9所述的设备，其中所述第一偏移确定上限阈值且所述第三偏移确定下限阈值。14.一种设备，其包括：存储器，其配置成至少部分地基于时钟信号来进行存取操作；
工作循环调整器，其配置成基于工作代码来调整所述时钟信号的所述工作循环；以及工作循环监视器，其耦合到调整后的时钟信号且配置成响应于所述调整后的时钟信号的所述工作循环而提供具有状态的多位信号，其中在进行所述存取操作时更新所述多位信号的所述状态，且其中所述工作代码响应于所述多位信号处于第一状态而增大，且响应于所述多位信号处于第二状态而减小。15.根据权利要求14所述的设备，其进一步包括配置成存储所述工作代码以及所述多位信号的模式寄存器。16.根据权利要求15所述的设备，其中所寄存的模式配置成存储启用信号，且其中响应于所述启用信号处于活动状态而激活所述工作循环监视器。17.根据权利要求15所述的设备，其进一步包括耦合到所述模式寄存器且配置成响应于所述多位信号的所述状态而调整所述工作代码的值的逻辑。18.根据权利要求14所述的设备，其中所述工作代码响应于所述多位信号处于第三状态而不改变。19.根据权利要求18所述的设备，其中所述多位信号在所述工作循环高于上限阈值时处于所述第一状态，在所述工作循环低于下限阈值时处于所述第二状态，且在所述工作循环在所述上限阈值与所述下限阈值之间时处于所述第三状态。20.根据权利要求19所述的设备，其中所述工作监视器包括具有第一偏移的第一比较器以及具有小于所述第一偏移的第二偏移的第二比较器，其中所述上限阈值是基于所述第一偏移且所述下限阈值是基于所述第二偏移。21.根据权利要求14所述的设备，其中所述多位信号包括第一位以及第二位，且其中所述多位信号的所述第一状态以及所述第二状态包括所述第一位与所述第二位具有相同逻辑电平。22.一种方法，其包括：对存储器装置进行存取操作，其中所述存取操作的计时至少部分地基于时钟信号；基于工作代码来调整所述时钟信号的工作循环；在进行所述存取操作时，至少部分地基于所述时钟信号的所述工作循环以及目标工作循环值来产生指示对所述工作代码的调整的方向的信号。23.根据权利要求22所述的方法，其中所述信号是多位信号，所述多位信号指示所述工作代码在第一状态中低于下限阈值，在第二状态中高于上限阈值，且在第三状态中在所述上限阈值与所述下限阈值之间。24.根据权利要求22所述的方法，其进一步包括当所述信号处于所述第一状态时增大所述工作代码的值，当所述信号处于所述第二状态时减小所述工作代码，且当所述信号处于所述第三状态时保持所述工作代码的所述值相同。25.一种设备，其包括：存储器装置，其配置成至少部分地基于时钟信号来进行存取操作；第一比较器，其配置成基于所述时钟信号的工作循环高于上限阈值来提供具有值的第一输出；第二比较器，其配置成基于所述时钟信号的所述工作循环高于或低于目标工作循环来提供具有值的第二输出；
第三比较器，其配置成基于所述时钟信号的所述工作循环低于下限阈值来提供具有值的第三输出；以及模式寄存器，其配置成存储多位信号的状态，其中所述多位信号的所述状态是基于所述第一输出、所述第二输出以及所述第三输出。26.根据权利要求25所述的设备，其中在进行所述存取操作时更新所述多位信号的所述状态。27.根据权利要求25所述的设备，其进一步包括耦合到所述第一输出、所述第二输出以及所述第三输出中的一或多个的至少一个逻辑门，其中所述至少一个逻辑门配置成提供所述多位信号的所述状态。28.根据权利要求25所述的设备，其进一步包括配置成基于工作代码的值来调整所述时钟信号的所述工作循环的工作循环调整器，其中所述模式寄存器进一步配置成存储所述工作代码的所述值。29.根据权利要求28所述的设备，其进一步包括逻辑电路，所述逻辑电路配置成读取所述模式寄存器中的所述多位信号的所述状态，且基于所述多位信号的读取值将所述工作代码的新值写入到所述模式寄存器。30.根据权利要求25所述的设备，其中所述多位信号的所述状态由所述位中的每一个的值确定，且其中所述多位信号中的第一位的值是基于所述第二输出，且所述多位信号中的第二位的值是基于所述第一输出以及所述第二输出。
技术总结
本公开的实施例针对用于多位工作循环监视器的设备和方法。可将时钟信号提供到存储器以便使所述存储器的一或多个操作同步。所述时钟信号可具有由所述存储器的工作循环调整器调整的工作循环。调整后的时钟信号的所述工作循环可由多位工作循环监视器监视。所述多位工作循环监视器可提供多位信号，所述多位信号指示所述调整后的时钟信号的所述工作循环是高于还是低于目标工作循环值(或所述工作循环是否在所述目标工作循环周围的容差之外)。所述多位工作循环监视器可在发生所述存储器的存取操作时提供所述多位信号。取操作时提供所述多位信号。取操作时提供所述多位信号。


技术研发人员：D
受保护的技术使用者：美光科技公司
技术研发日：2019.11.20
技术公布日：2021/6/29