背景技术：
本发明整体涉及成像设备，并且更具体地，涉及具有高动态范围成像像素的成像设备。
图像传感器常常在电子设备诸如移动电话、相机和计算机中用来捕获图像。在典型布置结构中，图像传感器包括被布置成像素行和像素列的图像像素阵列。可将电路耦接到每个像素列以从图像像素读出图像信号。典型图像像素包含用于响应于入射光而生成电荷的光电二极管。图像像素还可包括用于存储在光电二极管中生成的电荷的电荷存储区。图像传感器可使用全局快门方案或卷帘快门方案进行操作。
一些常规图像传感器或许能够在高动态范围(hdr)模式下工作。可在图像传感器中通过为交替的像素行分配不同的积分时间来实现hdr操作。然而，常规hdr图像传感器有时可经历低于所需分辨率、低于所需灵敏度、高于所需噪声水平以及低于所需量子效率。
因此，希望能够提供在图像传感器中改善的高动态范围操作。
附图说明
图1是根据一个实施方案的具有图像传感器的示例性电子设备的示意图。
图2是根据实施方案的用于读出图像传感器中的图像信号的示例性像素阵列以及相关联的读出电路的示意图。
图3是根据一个实施方案的示例性成像像素的电路图，该成像像素包括溢出电容器和具有不同灵敏度的已连接光电二极管。
图4是根据一个实施方案的示出操作图3的成像像素的示例性方法的时序图。
图5是根据一个实施方案的示例性成像像素的电路图，该成像像素包括溢出电容器和与浮动扩散区相邻的低灵敏度光电二极管。
图6是根据一个实施方案的示出操作图5的成像像素的示例性方法的时序图。
图7是根据一个实施方案的示例性成像像素的电路图，该成像像素包括从先前行中的成像像素接收溢出电荷的溢出电容器。
图8是根据一个实施方案的示出操作图7的成像像素的示例性方法的时序图。
具体实施方式
本发明的实施方案涉及图像传感器。本领域的技术人员应当理解，本发明的示例性实施方案可在不具有一些或所有这些具体细节的情况下实践。在其他情况下，为了避免不必要地模糊本发明的实施方案，未详细描述众所周知的操作。
电子设备诸如数字相机、计算机、移动电话和其他电子设备可包括图像传感器，该图像传感器收集入射光以捕获图像。图像传感器可包括像素阵列。图像传感器中的像素可包括光敏元件，诸如将入射光转换成图像信号的光电二极管。图像传感器可具有任何数量(例如，数百或数千或更多)的像素。典型图像传感器可例如具有数十万或数百万像素(例如，数兆像素)。图像传感器可包括控制电路(诸如用于操作像素的电路)和用于读出图像信号的读出电路，该图像信号与光敏元件生成的电荷相对应。
图1是示例性成像和响应系统的示意图，该系统包括使用图像传感器捕获图像的成像系统。图1的系统100可以是电子设备，诸如相机、蜂窝电话、视频摄像机、或捕获数字图像数据的其他电子设备，可以是车辆安全系统(例如，主动制动系统或其他车辆安全系统)，可以是监视系统，或者可以是任何其他期望类型的系统。。
如图1所示，系统100可包括成像系统(诸如成像系统10)和主机子系统(诸如主机子系统20)。成像系统10可包括相机模块12。相机模块12可包括一个或多个图像传感器14以及一个或多个透镜。
相机模块12中的每个图像传感器可相同，或者，在给定图像传感器阵列集成电路中可以有不同类型的图像传感器。在图像捕获操作期间，每个透镜可将光聚集到相关联的图像传感器14上。图像传感器14可包括将光转换成数字数据的光敏元件(即，像素)。图像传感器可具有任何数量(例如，数百、数千、数百万或更多)的像素。典型图像传感器可例如具有数百万的像素(例如，数兆像素)。例如，图像传感器14可包括偏压电路(例如，源极跟随器负载电路)、采样和保持电路、相关双采样(cds)电路、放大器电路、模拟-数字转换器电路、数据输出电路、存储器(例如，缓冲电路)、寻址电路等。
可以将来自相机传感器14的静态图像数据和视频图像数据经由路径28提供给图像处理和数据格式化电路16。路径28可以是通过串行器/解串行器(serdes)的连接，该串行器/解串行器用于高速通信并且尤其可用于汽车系统。图像处理和数据格式化电路16可用于执行图像处理功能，诸如数据格式化、调节白平衡和曝光、实现视频图像稳定、脸部检测等。图像处理和数据格式化电路16也可用于根据需要压缩原始相机图像文件(例如，压缩成联合图像专家组格式或简称jpeg格式)。在典型布置结构(有时称为片上系统(soc)布置结构)中，相机传感器14以及图像处理和数据格式化电路16在共用半导体衬底(例如，共用硅图像传感器集成电路管芯)上实现。如果需要，相机传感器14和图像处理电路16可以形成在单独半导体衬底上。例如，相机传感器14和图像处理电路16可以形成在已堆叠的单独衬底上。
成像系统10(例如，图像处理和数据格式化电路16)可通过路径18将采集的图像数据传送到主机子系统20。路径18也可以是通过serdes的连接。主机子系统20可包括处理软件，该处理软件用于检测图像中的物体、检测物体在图像帧之间的运动、确定图像中物体的距离、滤波或以其他方式处理成像系统10提供的图像。
如果需要，系统100可为用户提供许多高级功能。例如，在计算机或高级移动电话中，可为用户提供运行用户应用的能力。为实现这些功能，系统100的主机子系统20可具有输入-输出设备22(诸如小键盘、输入-输出端口、操纵杆和显示器)以及存储和处理电路24。存储和处理电路24可包括易失性存储器和非易失性存储器(例如，随机存取存储器、闪存存储器、硬盘驱动器、固态驱动器等)。存储和处理电路24还可包括微处理器、微控制器、数字信号处理器、专用集成电路等。
图2中示出了图1的相机模块12的布置结构的示例。如图2所示，相机模块12包括图像传感器14以及控制和处理电路44。控制和处理电路44可对应于图1中的图像处理和数据格式化电路16。图像传感器14可包括像素阵列，诸如像素34(在本文中有时称为图像传感器像素、成像像素或图像像素34)的阵列32，并且还可包括控制电路40和42。控制和处理电路44可耦接到行控制电路40，并且可经由数据路径26耦接到列控制和读出电路42。行控制电路40可从控制和处理电路44接收行地址，并且可通过控制路径36向图像像素34供应对应行控制信号(例如，双重转换增益控制信号、像素重置控制信号、电荷转移控制信号、光晕控制信号、行选择控制信号或任何其他期望像素控制信号)。列控制和读出电路42可经由一条或多条导线(诸如列线38)耦接到像素阵列32的列。列线38可耦接到图像像素阵列32中的每列图像像素34(例如，每列像素可耦接到对应列线38)。列线38可用于从图像像素34读出图像信号并且用于向图像像素34供应偏压信号(例如，偏压电流或偏压电压)。在图像像素读出操作期间，可使用行控制电路40来选择图像像素阵列32中的像素行，并且与该像素行的图像像素34相关联的图像数据可由列控制和读出电路42在列线38上读出。
列控制和读出电路42可包括列电路，诸如用于放大从阵列32读出的信号的列放大器、用于对从阵列32读出的信号进行采样和存储的采样和保持电路、用于将读出的模拟信号转换成对应数字信号的模拟-数字转换器电路、以及用于存储读出信号和任何其他期望数据的列存储器。列控制和读出电路42可通过线26将数字像素值输出到控制和处理电路44。
阵列32可具有任何数量的行和列。一般来讲，阵列32的大小以及阵列32中的行和列的数量将取决于图像传感器14的具体实现方式。虽然行和列在本文中一般相应被描述为水平和竖直的，但是行和列可以指任何网格状的结构(例如，本文中描述为行的特征部可竖直地布置，并且本文中描述为列的特征部可水平地布置)。
像素阵列32可以设置有滤色器阵列，该滤色器阵列具有多个滤色器元件，该滤色器阵列允许单个图像传感器对不同颜色的光进行采样。举例来说，图像传感器像素(诸如阵列32中的图像像素)可设置有滤色器阵列，该滤色器阵列允许单个图像传感器使用被布置成拜耳马赛克图案的对应的红色、绿色和蓝色图像传感器像素对红光、绿光和蓝光(rgb)进行采样。拜耳马赛克图案由2×2个图像像素的重复单元格组成，其中两个绿色图像像素沿对角线彼此相对，并且邻近与蓝色图像像素沿对角线相对的红色图像像素。在另一个合适示例中，拜耳图案中的绿色像素被替换为具有宽带滤色器元件(例如，透明滤色器元件、黄色滤色器元件等)的宽带图像像素。这些示例仅仅是示例性的，并且一般来讲，可在任何期望数量的图像像素34上方形成任何期望颜色和任何期望图案的滤色器元件。
如果需要，阵列32可以是堆叠管芯布置结构的一部分，其中阵列32的像素34被划分在两个或更多个堆叠衬底之间。在此类布置结构中，阵列32中的每个像素34可在像素内的任何期望节点处被划分在两个管芯之间。举例来说，节点诸如浮动扩散节点可形成在两个管芯之上。包括光电二极管和耦接在光电二极管与期望节点(在本示例中，诸如浮动扩散节点)之间的电路的像素电路可以形成在第一管芯上，并且其余像素电路可以形成在第二管芯上。期望节点可形成在连接两个管芯的耦接结构(诸如导电衬垫、微型衬垫、导电互连结构或导电通孔)上(即，作为该耦接结构的一部分)。在两个管芯结合之前，耦接结构可以在第一管芯上具有第一部分，并且可以在第二管芯上具有第二部分。第一管芯和第二管芯可彼此结合，使得该耦接结构的第一部分和该耦接结构的第二部分被结合在一起并且电耦接。如果需要，耦接结构的第一部分和第二部分可彼此压缩结合。然而，这仅仅是例示性的。如果需要，可以使用任何金属对金属结合技术诸如软钎焊或焊接，来将形成在相应第一管芯和第二管芯上的耦接结构的第一部分和第二部分结合在一起。
如上所述，像素电路中被划分到两个管芯之上的期望节点可为浮动扩散节点。另选地，像素电路中被划分到两个管芯之上的期望节点可为在浮动扩散区与源极跟随器晶体管的栅极之间的节点(即，浮动扩散节点可以形成在其上形成光电二极管的第一管芯上，同时耦接结构可以将浮动扩散节点连接到第二管芯上的源极跟随器晶体管)、在浮动扩散区与转移晶体管的源极-漏极节点之间的节点(即，浮动扩散节点可以形成在光电二极管未位于其上的第二管芯上)、在源极跟随器晶体管的源极-漏极节点与行选择晶体管之间的节点、或像素电路的任何其他期望节点。
一般来讲，阵列32、行控制电路40、列控制和读出电路42以及控制和处理电路44可以被划分在两个或更多个堆叠衬底之间。在一个示例中，阵列32可以形成在第一衬底中，并且行控制电路40、列控制和读出电路42以及控制和处理电路44可以形成在第二衬底中。在另一个示例中，阵列32可以被划分在第一衬底和第二衬底之间(使用上述像素划分方案中的一个像素划分方案)，并且行控制电路40、列控制和读出电路42以及控制和处理电路44可以形成在第三衬底中。
为了增加成像像素中的高动态范围，成像像素可包括具有不同灵敏度的第一光敏区域和第二光敏区域。高灵敏度光电二极管对于低光条件下的传感器性能而言可为最佳的，而低灵敏度光电二极管对于高光条件下的传感器性能而言可为最佳的。因此，在单个像素中包括高灵敏度光电二极管和低灵敏度光电二极管可改善动态范围。这种类型的成像像素(具有两个离散的光敏区域)有时可被称为分裂像素。
为了增加成像像素中的高动态范围，成像像素还可利用溢出电容器来形成。用于该成像像素的光电二极管生成电荷。在该电荷超过某个水平之后，过量的电荷可从该光电二极管中的一个光电二极管溢出到存储电容器中。来自该存储电容器和该光电二极管两者的电荷可在积分时间完成之后被读出。这有效地增大了像素的动态范围。这些类型的像素中的存储电容器可被称为溢出电容器。
图3是具有光敏元件和存储电容器的成像像素的电路图。如图3所示，图像像素34包括光敏元件102-1和102-2(例如，光电二极管)。光敏元件102-1(有时称为低灵敏度光电二极管pd-l)具有耦接到地的第一端子。光敏元件102-1的第二端子耦接到晶体管104和晶体管106。光敏元件102-2(有时称为高灵敏度光电二极管pd-h)具有耦接到地的第一端子。光敏元件102-2的第二端子耦接到晶体管106和晶体管108。晶体管110还可任选地耦接到光电二极管102-2。
光电二极管102-1和102-2的灵敏度可以多种方式变化。例如，可修改光电二极管102-1和102-2的掺杂浓度以控制光电二极管的灵敏度、静电或其他方面。又如，可修改光电二极管102-1和102-2的表面积(例如，光收集区域)以控制光电二极管的灵敏度。也可使用不同的微透镜布置结构来控制光电二极管的灵敏度。因此，光电二极管102-1和102-2可具有不同的掺杂浓度、光收集区域和/或微透镜布置结构。光敏区域102-1和102-2可由与并联连接晶体管104、106、108和110并联的多个光电二极管构成。高灵敏度光电二极管与低灵敏度光电二极管的灵敏度比率可为至少3:2、至少2:1、至少3:1、至少4:1、至少5:1、至少10:1、小于5:1、任何中间比率、任何较大比率等。
晶体管104(有时称为阈值晶体管104)耦接在晶体管102-1与存储电容器116之间。晶体管106耦接在光电二极管102-1和102-2之间。晶体管108耦接在光电二极管102-2和浮动扩散(fd)区112之间。浮动扩散区112可为掺杂半导体区(例如，通过离子注入、杂质扩散或其他掺杂工艺掺杂在硅衬底中的区)。增益选择晶体管114具有耦接到浮动扩散区112的第一端子和耦接到存储电容器116的第二端子。浮动扩散区112具有相关联的电容。双转换增益电容器116可具有耦接到增益选择晶体管的第二端子的第一板116-1(有时称为上板或顶板)。双转换增益电容器116可具有耦接到偏压电压源端子118的第二板116-2(有时被称为下板或底板)。电压源118可提供电压vxx。
源极跟随器晶体管120具有耦接到浮动扩散区112的栅极端子。源极跟随器晶体管120还具有耦接到电压源124的第一源极-漏极端子。电压源124可提供电源电压vaa。在本申请中，每个晶体管被示出为具有三个端子：源极、漏极和栅极。每个晶体管的源极和漏极端子可根据晶体管的偏压方式和所用晶体管的类型而改变。为简单起见，源极和漏极端子在本文中称为源极-漏极端子或简称为端子。源极跟随器晶体管120的第二源极-漏极端子通过行选择晶体管122耦接到列输出线126。源极跟随器晶体管、行选择晶体管和列输出线有时可统称为读出电路或读出电路系统。
重置晶体管128可耦接在增益晶体管114和电压源130之间。电压源130可提供电压vaa。抗光晕晶体管110可任选地耦接在光电二极管102-2与偏压电压源端子132之间。电压源132可提供电压vaa。在偏压电压源端子118、124、130和132处提供的偏压电压可相同或可不同。
晶体管104的栅极端子(有时称为转移晶体管104或阈值晶体管104)接收控制信号txs。晶体管106的栅极端子(有时称为转移晶体管106或连接晶体管106)接收控制信号conpd。晶体管108的栅极端子(有时称为转移晶体管108)接收控制信号txl。晶体管128的栅极端子(有时称为重置晶体管128)接收控制信号rst。晶体管122的栅极端子(有时称为行选择晶体管122)接收控制信号rs。晶体管110的栅极端子(有时称为抗光晕晶体管110)接收控制信号ab。晶体管114的栅极端子(有时称为增益晶体管114、转换增益晶体管114、增益选择晶体管114、转换增益选择晶体管114等)接收控制信号dcg。可由行控制电路(例如，图2中的行控制电路40)通过控制路径(例如，图2中的控制路径36)来提供控制信号txs、conpd、txl、rst、rs、ab和dcg。
像素34可使用增益选择晶体管114和双转换增益电容器116来实现双转换增益模式。具体地讲，像素34可按高转换增益模式以及按低转换增益模式进行操作。如果增益选择晶体管114被禁用，则像素34将置于高转换增益模式。如果增益选择晶体管114被启用，则像素34将置于低转换增益模式。当增益选择晶体管114接通时，双转换增益电容器116可被切换为使用状态，以向浮动扩散区112提供附加电容。这导致像素34的转换增益较低。当增益选择晶体管114断开时，电容器的附加负载被移除并且像素恢复到相对更高的像素转换增益配置。
为了允许来自光电二极管102-1的电荷溢出到存储电容器116并增大像素34的动态范围，可在像素的积分时间期间将阈值晶体管104的控制信号txs设置到中间电压水平。当光电二极管102-1中的电荷水平超过给定水平(由控制信号txs设定)时，电荷可溢出到电容器116中。例如，溢出电荷可沿循路径134。
相对于不包括存储电容器的实施方案，在成像像素中包括存储电容器116增加了像素的动态范围。另外，相对于不包括存储电容器的实施方案，包括低灵敏度光电二极管102-1和高灵敏度光电二极管102-2增加了像素的动态范围。相对于不包括晶体管的实施方案，光电二极管102-1和102-2之间的晶体管106可增加信噪比(snr)或像素34。
图4是示出了操作图3的像素的例示性方法的时序图。可在相应帧期间对每个像素执行图4所示的时序图。如图所示，在t1处，控制信号rst、dcg、txs、txl和conpd可升高到高以使重置晶体管128、增益选择晶体管114、晶体管104、晶体管108和晶体管106分别生效。使这些晶体管生效使得光电二极管102-1、光电二极管102-2和浮动扩散区112被重置到重置电压水平(例如，由偏压电压源端子130提供的重置电压)。控制信号ab(以及因此晶体管110)从图4的时序图中省略。然而，应当理解，如果包括任选的抗光晕晶体管110，则控制信号ab可用于重置光电二极管102-1、光电二极管102-2和/或浮动扩散区112。
在光电二极管102-1、光电二极管102-2和浮动扩散区112在t1处被重置之后，控制信号rst、txl和conpd可在t2处被降低(例如，晶体管128、108和106解除生效)。控制信号dcg保持高，使得晶体管114保持生效。控制信号txs在t2处被设置到中间电压水平。当光电二极管102-1中的电荷水平超过给定水平(由控制信号txs设置)时，电荷可从光电二极管102-1溢出到电容器116中(经由路径134)。txs可在整个积分时间内保持在中间水平，从而允许溢出电荷在整个积分时间内从光电二极管102-1流动到电容器116。
在t3处，积分时间可结束并且读出时间可开始。在读出时段期间，控制信号rs可升高到高以使晶体管122生效。该读出可开始于从在t3处获得的e2采样。该e2读出可指(存储在电容器116处的)溢出电荷的读出。该e2读出可包括双采样的采样电平和重置电平的读出。
在双采样中，在读出期间获得重置值和信号值。然后可在后续处理期间从信号值减去重置值以帮助校正噪声。该双采样可以是相关双采样(其中在信号值之前对重置值进行采样)或非相关双采样(其中在对信号值进行采样之后对重置值进行采样，有时称为简单双采样)。
在e2s采样期间，使转换增益晶体管114生效。这意味着e2s采样是低转换增益采样。在e2s采样(例如，获得e2采样电平)之后，可升高重置控制信号rst以使重置晶体管128在t4处生效，并且可降低控制信号txs以使晶体管104失效。这将浮动扩散区112处的电压重置到重置电压。接下来，可在t5处对e2重置电平(e2r)进行采样。在e2r采样期间，使转换增益晶体管114生效。这意味着e2r采样也是低转换增益采样。
可从e2s采样中减去e2r采样以确定溢出电容器116处的溢出电荷量。因为在重置电平之前获得采样电平，所以e2采样是非相关双采样(不相关双采样)的示例。因此，存在比执行相关双采样更多的噪声。然而，由于溢出电荷是在相对高曝光条件期间生成的，因此噪声可能不显著影响图像数据(例如，信噪比将保持足够高)。类似地，在图4中，e2采样被示出为低转换增益采样。该低转换增益采样具有比高转换增益采样更多的噪声。然而，同样，由于溢出电荷是在相对高的曝光条件期间生成的，因此信噪比将保持足够高。如果需要，相关双采样和/或高转换增益读出可用于e2采样。
在e2r采样(例如，获得e2重置电平)之后，可降低双转换增益控制信号dcg，从而使晶体管114解除生效并将像素置于相对高转换增益模式。该重置晶体管可在t6处生效以重置浮动扩散区112。然后，在t7处对e1重置电平进行采样。该e1读出可指从光电二极管读出电荷。该e1读出可包括读出相关双采样的重置电平和采样电平。
在e1r采样(例如，获得e1重置电平)之后，可升高控制信号txl和conpd以使晶体管108和106生效。这导致来自光电二极管102-1和102-2两者的电荷被转移到浮动扩散区112。然后，可在t9处获得e1采样电平(e1s)。可从e1s采样中减去e1r采样以确定在积分时段结束时存在于光电二极管102-1和102-2中的电荷量。因为在重置电平之后获得采样电平，所以e1采样是相关双采样的示例。
在e1r和e1s采样期间，转换增益晶体管114失效。这意味着e1r和e1s采样是高转换增益采样。e1采样可用于低光照条件。因此，在e1采样期间与高转换增益相关联的降低的噪声改善了图像传感器的性能。
在光电二极管102-1和102-2之间包括晶体管106使得该e1读出包括来自两个光电二极管的电荷，可相对于其中电荷独立地从光电二极管102-1和102-2读取的布置结构改善信噪比(snr)。然而，根据特定图像传感器的应用，应当理解，可使用附加读出方案(例如，同时从电容器116读取溢出电荷并从光电二极管102-1读取电荷，独立地从光电二极管102-1和102-2读取电荷等)。
图5是具有与图3的成像像素类似的布置结构的成像像素的电路图，但是高灵敏度光电二极管和低灵敏度光电二极管的位置被切换。为简单起见，在此将不再重复已经结合图3描述的部件的重复描述。在图5中，晶体管104插置在低灵敏度光电二极管102-1和浮动扩散区112之间。晶体管106仍然插置在光电二极管102-1和光电二极管102-2之间。抗光晕晶体管110耦接在光电二极管102-2与偏压电压电源端子132之间。
为了允许来自光电二极管102-1的电荷的溢出以溢出到存储电容器116并增大动态范围，可在积分时间期间将阈值晶体管104的控制信号txs设置到中间电压水平。当光电二极管102-1中的电荷电平超过给定水平(由控制信号txs设定)时，电荷可溢出到电容器116中。例如，溢出电荷可沿循路径136。路径136穿过浮动扩散区112，而图3中的路径134不穿过该浮动扩散区。
与图3的布置结构相比，图5的布置结构可实现光电二极管102-1和102-2的抗光晕路径同时省略晶体管(例如，图5中省略了图3的晶体管108)。根据特定图像传感器的技术节点限制、像素间距和其他设计约束，图3或图5的布置结构可能是有利的。
图6是示出了操作图5的像素的例示性方法的时序图。可在相应帧期间对每个像素执行图6所示的时序图。如图所示，在t1处，控制信号rst、dcg、txs、ab和conpd可升高到高以使重置晶体管128、增益选择晶体管114、晶体管104、抗光晕晶体管110和晶体管106分别生效。使这些晶体管生效将使得光电二极管102-1、光电二极管102-2和浮动扩散区112被重置到重置电压水平(例如，由偏压电压源端子132提供的重置电压)。
在光电二极管102-1、光电二极管102-2和浮动扩散区112在t1处被重置之后，控制信号rst、ab和conpd可在t2处被降低(例如，晶体管128、110和106解除生效)。控制信号dcg保持高，使得晶体管114保持生效。控制信号txs在t2处被设置到中间电压水平。当光电二极管102-1中的电荷水平超过给定水平(由控制信号txs设置)时，电荷可从光电二极管102-1溢出到电容器116中(经由路径136)。txs可在整个积分时间内保持在中间水平，从而允许溢出电荷在整个积分时间内从光电二极管102-1流动到电容器116。
在t3处，积分时间可结束并且读出时间可开始。在读出时段期间，控制信号rs可升高到高以使晶体管122生效。该读出可开始于从在t3处获得的e2采样。该e2读出可指(存储在电容器116处的)溢出电荷的读出。该e2读出可包括双采样的采样电平和重置电平的读出。
在e2s采样(例如，获得e2采样电平)之后，可升高重置控制信号rst以使重置晶体管128在t4处生效。也可降低控制信号txs以使晶体管104失效。这将浮动扩散区112处的电压重置到重置电压。接下来，可在t5处对e2重置电平(e2r)进行采样。
可从e2s采样中减去e2r采样以确定溢出电容器116处的溢出电荷量。在图6中，e2采样被示出为非相关双采样和低转换增益采样。如果需要，相关双采样和/或高转换增益读出可用于e2采样。
在e2r采样(例如，获得e2重置电平)之后，可降低双转换增益控制信号dcg，从而使晶体管114解除生效并将像素置于相对高转换增益模式。该重置晶体管可在t6处生效以重置浮动扩散区112。然后，在t7处对e1重置电平进行采样。该e1读出可指从光电二极管读出电荷。该e1读出可包括读出相关双采样的重置电平和采样电平。
在e1r采样(例如，获得e1重置电平)之后，可升高控制信号txs和conpd以使晶体管104和106生效。这导致来自光电二极管102-1和102-2两者的电荷被转移到浮动扩散区112。然后，可在t9处获得e1采样水平(e1s)。可从e1s采样中减去e1r采样以确定在积分时段结束时存在于光电二极管102-1和102-2中的电荷量。因为在重置电平之后获得采样电平，所以e1采样是相关双采样的示例。在e1r和e1s采样期间，转换增益晶体管114失效。这意味着e1r和e1s采样是高转换增益采样。
图7是具有与图3的成像像素类似的布置结构的成像像素的电路图，但该成像像素具有从第一行的光电二极管转移到后续行中的电容器的溢出电荷。为简单起见，在此将不再重复已经结合图3描述的部件的重复描述，并且对于已经在第n行中标记的部件将不会在第n 1行中为部件提供重复标签。
在图7中，每个像素34具有与图3中相同的布置结构。然而，代替晶体管104耦接在相同像素的低灵敏度光电二极管102-1和电容器116之间(如图3所示)，像素34-1的晶体管104(在第n行中)耦接在像素34-1的光电二极管102-1和像素34-2的电容器116(在第n 1行中)之间。图7中的每个像素34可任选地具有抗光晕晶体管110，类似于结合图3所讨论的。
为了允许来自光电二极管102-1的电荷溢出到存储电容器116并增大动态范围，可在积分时间期间将阈值晶体管104的控制信号txs设置到中间电压水平。当光电二极管102-1中的电荷水平超过给定水平(由控制信号txs设定)时，电荷可溢出到后续行的电容器116中。例如，该溢出电荷可沿循路径138。
因此，在给定积分时间结束时，与第n行相关联的溢出电荷将被存储在第n 1行的存储电容器116中。为了更快读出，可同时执行e1和e2读出。换句话讲，可使用列线126-2从第n 1行读取溢出电荷。可使用列线126-1从第n行读取来自光电二极管102-1和102-2的电荷。因此，每个像素列可具有两个列线而不是一个列线，其中这两个列线中的每个列线耦接至像素的每隔一个的行。该两个列线中的第一列线可耦接到阵列中的所有偶数行，而该两个列线中的第二列线可耦接到阵列中的所有奇数行。
图7的布置结构可允许更快的帧速率，因为同时执行e1和e2采样。根据特定图像传感器的技术节点限制、像素间距和其他设计约束，图3、图5或图7的布置结构可能是有利的。
图8是示出了操作图7的像素的例示性方法的时序图。可在相应帧期间对每个像素执行图8所示的时序图。第n行中的晶体管的控制信号被标记为(n)，而第n 1行中的晶体管的控制信号被标记为(n 1)。
如图所示，在t1处，控制信号rst(n)、dcg(n)、txs(n)、conpd(n)、rst(n 1)和dcg(n 1)可升高到高以使第n行中的重置晶体管128、增益选择晶体管114、晶体管104和晶体管106以及第n 1行中的晶体管128和114分别生效。使这些晶体管生效将使得第n行中的光电二极管102-1、光电二极管102-2和浮动扩散区112被重置到重置电压水平(例如，由偏压电压源端子130提供的重置电压)。另外，第n 1行中的浮动扩散区112将被重置到重置电压水平。虽然在图8的示例中未示出，但是如果像素包括任选的抗光晕晶体管110，则抗光晕控制信号ab可用于使晶体管110和重置光电二极管102-1、光电二极管102-2和/或浮动扩散区112生效。
在重置之后，可在t2处降低控制信号rst(n)、conpd(n)和rst(n 1)。控制信号dcg(n)和dcg(n 1)保持高电势，使得第n行和第n 1行中的晶体管114保持生效。控制信号txs(n)在t2处被设置到中间电压水平。当光电二极管102-1中的电荷水平超过给定水平(由控制信号txs(n)设置)时，电荷可从第n行中的光电二极管102-1溢出到第n 1行中的电容器116中(经由路径138)。txs(n)可在整个积分时间内保持在中间水平，从而允许溢出电荷在整个积分时间内从第n行中的光电二极管102-1流动到第n 1行中的电容器116。
在t3处，积分时间可结束并且读出时间可开始。在读出时段期间，控制信号rs(n)和rs(n 1)可升高到高以使第n行和第n 1行中的晶体管122生效。在t3处，升高控制信号rst(n)以使第n行中的晶体管128生效。这重置第n行中的浮动扩散区112。然后使用列读出线126-1对e1的重置电压水平(例如，e1r)进行采样。同时，使用列读出线126-2从第n 1行中的电容器116对e2的采样电平(例如，e2s)进行采样。
在t4处，txl(n)和conpd(n)可升高到高以使第n行中的晶体管106和108生效。这使得来自光电二极管102-1和102-2的电荷被转移到第n行中的浮动扩散区112以用于读出。另外，在t4处，rst(n 1)升高到高以使第n 1行中的重置晶体管128生效，从而重置第n 1行中的浮动扩散区112。在t5处，使用列输出线126-1获得e1的采样电平(例如，来自光电二极管102-1和102-2的电荷)。同时，使用列输出线126-2获得e2的重置电平。可从采样电平中减去重置电平，类似于上文已经讨论的那样。
图8的读出可最终具有与图4和图6的读出相同的特性。换句话讲，e1读出是来自光电二极管102-1和102-2的具有高转换增益的电荷的相关双采样读出，并且e2读出是具有低转换增益的溢出电荷的双采样读出。然而，在图8中，使用两个不同的列线同时执行e1和e2读出，从而实现帧速率增加。
具有图7和图8中讨论的类型的像素的图像传感器可在像素阵列的底部具有额外的像素行，以实现使用与其他像素行相同的方案从最后一行进行像素读出。该额外的像素行有时可被称为虚拟像素行(因为虚拟像素仅用于读出并且实际上不获得图像数据)。该虚拟像素可具有与阵列中的其他像素相同的电路布置结构。另选地，该虚拟像素可仅包括读出先前行的溢出电荷所需的部件(例如，可省略光电二极管)。
根据一个实施方案，成像像素可包括第一光电二极管、第二光电二极管、耦接在该第一光电二极管和该第二光电二极管之间的第一晶体管、浮动扩散区、耦接在该浮动扩散区和该第二光电二极管之间的第二晶体管、电容器、耦接在该第一光电二极管和该电容器之间的第三晶体管以及耦接在该浮动扩散区和该电容器之间的第四晶体管。
根据另一个实施方案，该第一光电二极管可具有与该第二光电二极管不同的敏感度。
根据另一个实施方案，该第一光电二极管可具有第一灵敏度，该第二光电二极管可具有第二灵敏度，并且该第二灵敏度可大于该第一灵敏度。
根据另一个实施方案，该第二灵敏度可为该第一灵敏度的至少两倍。
根据另一个实施方案，该第一光电二极管可被配置为响应于入射光而生成第一电荷，该第二光电二极管可被配置为响应于入射光而生成第二电荷，并且该第一电荷的第一子组可被配置为通过该第三晶体管从该第一光电二极管溢出到该电容器。
根据另一个实施方案，该第一电荷的第二子组可保留在该第一光电二极管中，直到积分时间结束，并且在读出时段期间，该第一晶体管和该第二晶体管可被配置为生效以将该第一电荷的该第二子组和该第二电荷转移到该浮动扩散区。
根据另一个实施方案，该成像像素还可包括读出电路，该读出电路被配置为：对该第一电荷的第一子组进行采样，在对该第一电荷的该第一子组进行采样之后，对与该浮动扩散区相关联的第一重置电平进行采样，在对与该浮动扩散区相关联的该第一重置电平进行采样之后，对与该浮动扩散区相关联的第二重置电平进行采样，并且在对与该浮动扩散区相关联的该第二重置电平进行采样之后，对该第一电荷的第二子组和该第二电荷进行采样。
根据另一个实施方案，该成像像素还可包括：耦接在该电容器和偏压电压源端子之间的重置晶体管、具有耦接到该浮动扩散区的栅极的源极跟随器晶体管、列输出线以及耦接在该列输出线和该源极跟随器晶体管之间的行选择晶体管。
根据一个实施方案，成像像素可包括具有第一灵敏度的第一光电二极管、具有大于该第一灵敏度的第二灵敏度的第二光电二极管、耦接在该第一光电二极管和该第二光电二极管之间的第一晶体管、浮动扩散区、耦接在该浮动扩散区和该第一光电二极管之间的第二晶体管、电容器以及耦接在该浮动扩散区和该电容器之间的转换增益晶体管。
根据另一个实施方案，该第二灵敏度可为该第一灵敏度的至少两倍。
根据另一个实施方案，该成像像素还可包括偏压电压源端子和耦接在该第二光电二极管和该偏压电压源端子之间的抗光晕晶体管。
根据另一个实施方案，该成像像素还可包括重置晶体管，该重置晶体管耦接在该电容器和该转换增益晶体管之间。
根据另一个实施方案，该成像像素还可包括：耦接在该电容器和偏压电压源端子之间的重置晶体管、具有耦接到该浮动扩散区的栅极的源极跟随器晶体管、列输出线以及耦接在该列输出线和该源极跟随器晶体管之间的行选择晶体管。
根据另一个实施方案，该第一光电二极管可被配置为响应于入射光而生成第一电荷，该第二光电二极管可被配置为响应于入射光而生成第二电荷，并且该第一电荷的第一子组可被配置为通过该第二晶体管从该第一光电二极管溢出到该电容器。
根据另一个实施方案，该第一电荷的第二子组可保留在该第一光电二极管中，直到积分时间结束，并且在读出时段期间，该第一晶体管和该第二晶体管可被配置为生效以将该第一电荷的该第二子组和该第二电荷转移到该浮动扩散区。
根据另一个实施方案，该成像像素还可包括读出电路，该读出电路被配置为：对该第一电荷的第一子组进行采样，在对该第一电荷的该第一子组进行采样之后，对与该浮动扩散区相关联的第一重置电平进行采样，在对与该浮动扩散区相关联的该第一重置电平进行采样之后，对与该浮动扩散区相关联的第二重置电平进行采样，并且在对与该浮动扩散区相关联的该第二重置电平进行采样之后，对该第一电荷的第二子组和该第二电荷进行采样。
根据一个实施方案，图像传感器可包括成像像素阵列，该成像像素阵列包括给定行中的第一成像像素。该第一成像像素可包括第一光电二极管、第二光电二极管、耦接在该第一光电二极管和该第二光电二极管之间的第一晶体管、浮动扩散区、耦接在该浮动扩散区和该第二光电二极管之间的第二晶体管以及耦接在该第一光电二极管和第二成像像素的电容器之间的第三晶体管，其中该第二成像像素在该给定行之后的行中。
根据另一个实施方案，该第一成像像素可包括附加电容器和耦接在该附加电容器与该浮动扩散区之间的第四晶体管。
根据另一个实施方案，该附加电容器可通过第五晶体管耦接到第三成像像素的附加光电二极管，并且该第三成像像素可在给定行之前的行中。
根据另一个实施方案，该第一光电二极管的第一灵敏度可低于该第二光电二极管的第二灵敏度。
前述内容仅仅是对本发明原理的例示性说明，并且本领域技术人员可以进行多种修改。上述实施方案可单个实施或以任意组合方式实施。
1.一种成像像素，包括：
第一光电二极管；
第二光电二极管；
第一晶体管，所述第一晶体管耦接在所述第一光电二极管和所述第二光电二极管之间；
浮动扩散区；
第二晶体管，所述第二晶体管耦接在所述浮动扩散区和所述第二光电二极管之间；
电容器；
第三晶体管，所述第三晶体管耦接在所述第一光电二极管和所述电容器之间；和
第四晶体管，所述第四晶体管耦接在所述浮动扩散区和所述电容器之间。
2.根据权利要求1所述的成像像素，其中所述第一光电二极管具有与所述第二光电二极管不同的灵敏度。
3.根据权利要求1所述的成像像素，其中所述第一光电二极管具有第一灵敏度，所述第二光电二极管具有第二灵敏度，并且所述第二灵敏度是所述第一灵敏度的至少两倍。
4.根据权利要求1所述的成像像素，其中所述第一光电二极管被配置为响应于入射光而生成第一电荷，其中所述第二光电二极管被配置为响应于入射光而生成第二电荷，并且其中所述第一电荷的第一子组被配置为通过所述第三晶体管从所述第一光电二极管溢出到所述电容器。
5.根据权利要求4所述的成像像素，其中所述第一电荷的第二子组保留在所述第一光电二极管中直到积分时间结束，并且其中在读出时段期间，所述第一晶体管和所述第二晶体管被配置为生效以将所述第一电荷的所述第二子组和所述第二电荷转移到所述浮动扩散区。
6.根据权利要求4所述的成像像素，还包括：
读出电路，所述读出电路被配置为：
对所述第一电荷的所述第一子组进行采样；
在对所述第一电荷的所述第一子组进行采样之后，对与所述浮动扩散区相关联的第一重置电平进行采样；
在对与所述浮动扩散区相关联的所述第一重置电平进行采样之后，对与所述浮动扩散区相关联的第二重置电平进行采样；以及
在对与所述浮动扩散区相关联的所述第二重置电平进行采样之后，对所述第一电荷的第二子组和所述第二电荷进行采样。
7.根据权利要求1所述的成像像素，还包括：
重置晶体管，所述重置晶体管耦接在所述电容器和偏压电压源端子之间；
源极跟随器晶体管，所述源极跟随器晶体管具有耦接到所述浮动扩散区的栅极；
列输出线；和
行选择晶体管，所述行选择晶体管耦接在所述列输出线和所述源极跟随器晶体管之间。
8.一种成像像素，包括：
第一光电二极管，所述第一光电二极管具有第一灵敏度；
第二光电二极管，所述第二光电二极管具有大于所述第一灵敏度的第二灵敏度；
第一晶体管，所述第一晶体管耦接在所述第一光电二极管和所述第二光电二极管之间；
浮动扩散区；
第二晶体管，所述第二晶体管耦接在所述浮动扩散区和所述第一光电二极管之间；
电容器；和
转换增益晶体管，所述转换增益晶体管耦接在所述浮动扩散区和所述电容器之间。
9.一种包括成像像素阵列的图像传感器，所述成像像素阵列包括给定行中的第一成像像素，所述第一成像像素包括：
第一光电二极管；
第二光电二极管；
第一晶体管，所述第一晶体管耦接在所述第一光电二极管和所述第二光电二极管之间；
浮动扩散区；
第二晶体管，所述第二晶体管耦接在所述浮动扩散区和所述第二光电二极管之间；和
第三晶体管，所述第三晶体管耦接在所述第一光电二极管和第二成像像素的电容器之间，其中所述第二成像像素在所述给定行之后的行中。
10.根据权利要求9所述的图像传感器，其中所述第一成像像素包括：
附加电容器；和
第四晶体管，所述第四晶体管耦接在所述附加电容器和所述浮动扩散区之间，其中所述附加电容器通过第五晶体管耦接到第三成像像素的附加光电二极管，并且其中所述第三成像像素在所述给定行之前的行中。
技术总结