基于元胞结构的沟槽型肖特基二极管器件结构及制造方法与流程

1.本发明属于半导体功率器件技术领域，具体涉及一种基于元胞结构的沟槽型肖特基二极管器件结构及制造方法。


背景技术：

2.肖特基二极管低功耗、低成本化是该类器件的发展趋势，现有技术形成的沟槽型肖特基二极管单位面积内有效肖特基接触面积较小，增大了器件的线性电阻，从而导致正向压降居高不下。


技术实现要素：

3.本发明的目的是提供一种基于元胞结构的沟槽型肖特基二极管器件结构及制造方法，在不影响沟槽夹断作用的情况下大幅度增加单位面积有效肖特基接触，降低器件的正向压降。
4.本发明所采用的技术方案为：基于元胞结构的沟槽型肖特基二极管器件结构，其特征在于：所述器件采用蜂窝状点阵排列的元胞结构，在整个元胞区上方覆盖有肖特基势垒金属，元胞区相邻沟槽之间不连通，肖特基势垒之间连通。
5.所述器件包括n 衬底，n 衬底下表面为低接触电阻、低势垒的接触金属作阴极n 衬底上方淀积浓度较低的n
‑
外延层，n
‑
外延层上方淀积势垒金属及适合于封装键合的接触金属作阳极，其特征在于：所述n
‑
外延层中设有沟槽，沟槽侧壁和底部生长有电介质薄膜，电介质薄膜上淀积有高掺杂浓度的多晶硅，在整个元胞区上方覆盖有肖特基势垒金属。
6.n 衬底具有高浓度掺杂，掺杂浓度大于1e19/cm^3，其电阻率小于5mohm.cm。
7.n
‑
外延层具有与所需最大重复反向偏压vrrm相匹配的电阻率与厚度，电阻率0.1
‑
10ohm.cm，外延区厚度小于20μm。
8.沟槽从n
‑
外延层表面向内延伸至n
‑
外延层内部，其深度不超过n
‑
外延层厚度。
9.电介质薄膜厚度为1000
‑
8000a。
10.基于元胞结构的沟槽型肖特基二极管器件结构制造方法，其特征在于：所述方法包括以下步骤：步骤1：准备高掺杂外延片，该圆片n 衬底上生长有n
‑
外延层；在n
‑
外延层上淀积二氧化硅或二氧化硅与氮化硅组合薄膜作为刻蚀沟槽的硬掩膜；步骤2：在步骤1所述硬掩膜上构图，定义沟槽图形，用反应离子刻蚀方法，依次刻蚀沟槽图形区域内硬掩膜及n
‑
外延层，并终止于n
‑
外延层内，形成沟槽；步骤3：在步骤2所述沟槽的侧壁和底表面上生长牺牲氧化层，再通过湿法腐蚀将牺牲氧化层连同步骤2刻蚀残留的硬掩膜一起移除；步骤4：通过热氧化方式在硅片表面生长一层厚度为1000
‑
8000a的电介质薄膜；
步骤5：在步骤4所述电介质薄膜的上方淀积一层高掺杂的多晶硅，然后用化学机械研磨或干法回刻方式将台面上的多晶硅全部去除；步骤6：在硅片表面淀积层间膜；步骤7：在步骤6所述层间膜上进行光刻和腐蚀，刻蚀层间膜和步骤4所述电介质薄膜，将肖特基接触区域及其间的沟槽区域暴露出来；步骤8：在硅片表面依次淀积势垒金属及接触金属，通过光刻和腐蚀，移除划片槽和芯片终端部分金属；步骤9：硅片背面通过研磨方式进行减薄处理，并依次淀积背面金属。
11.本发明具有以下优点：本发明采用蜂窝状点阵排列的元胞结构，在阳极加正压的情况下，沟槽四周形成耗尽层，通过多个沟槽耗尽层的叠加，达到肖特基台面的夹断效果；而传统条状元胞结构，其沟槽形成的耗尽层只有一个方向起作用，因而采用本发明结构能达到夹断效率更高的效果。
12.本发明的元胞结构采用蜂窝式的沟槽分布，硅表面沟槽与沟槽之间除了沟槽侧壁的氧化物外，其余部分均为肖特基接触区域，这样在保证减小表面电场的前提下，将肖特基接触区域最大化，从而实现用相同的芯片面积达到vf大幅下降，进而降低二极管导通损耗的效果。
附图说明
13.图1是本发明的元胞拓扑结构。
14.图2是传统沟槽肖特基二极管的元胞拓扑结构。
15.图3示出了硅片表面淀积硬掩膜后的截面结构。
16.图4示出了通过硬掩膜形成沟槽后的截面结构。
17.图5示出了在硅片表面牺牲氧化并将表面介质膜全剥后的截面结构。
18.图6示出了在硅片表面热氧化形成栅氧的截面结构。
19.图7示出了多晶硅淀积并部分移除后的截面结构。
20.图8示出了淀积层间膜后的截面结构。
21.图9示出了层间膜腐蚀后的截面结构。
22.图10示出了金属淀积后的截面结构，金属腐蚀发生在芯片边缘，没有示出。
23.图中，填充多晶硅的沟槽（1），热氧化介质膜（2），硅台面（3），n 衬底（301），n
‑
外延层（302），硬掩膜（303），沟槽（304），电介质薄膜（305），多晶硅（306），台面（307），层间膜（308），势垒金属及接触金属（309）。
具体实施方式
24.下面结合具体实施方式对本发明进行详细的说明。
25.本发明涉及一种基于元胞结构的沟槽型肖特基二极管器件结构，所述器件采用蜂窝状点阵排列的元胞结构，在整个元胞区上方覆盖有肖特基势垒金属，元胞区相邻沟槽之间不连通，肖特基势垒之间连通。
26.具体的，所述器件包括n 衬底301，n 衬底301下表面为低接触电阻、低势垒的接触
金属作阴极n 衬底301上方淀积浓度较低的n
‑
外延层302，n
‑
外延层302上方淀积势垒金属及适合于封装键合的接触金属作阳极，所述n
‑
外延层302中设有沟槽304，沟槽304侧壁和底部生长有电介质薄膜305，电介质薄膜305上淀积有高掺杂浓度的多晶硅306，在整个元胞区上方覆盖有肖特基势垒金属。
27.n 衬底301具有高浓度掺杂，掺杂浓度大于1e19/cm^3，其电阻率小于5mohm.cm。n
‑
外延层302具有与所需最大重复反向偏压vrrm相匹配的电阻率与厚度，电阻率0.1
‑
10ohm.cm，外延区厚度小于20μm。沟槽304从n
‑
外延层302表面向内延伸至n
‑
外延层302内部，其深度不超过n
‑
外延层302厚度。电介质薄膜305厚度为1000
‑
8000a。
28.上述器件结构的制造方法，包括以下步骤：步骤1：准备高掺杂外延片，该圆片n 衬底301上生长有n
‑
外延层302；在n
‑
外延层302上淀积二氧化硅或二氧化硅与氮化硅组合薄膜作为刻蚀沟槽的硬掩膜303；步骤2：在步骤1所述硬掩膜303上构图，定义沟槽图形，用反应离子刻蚀方法，依次刻蚀沟槽图形区域内硬掩膜303及n
‑
外延层302，并终止于n
‑
外延层302内，形成沟槽304；步骤3：在步骤2所述沟槽304的侧壁和底表面上生长牺牲氧化层，再通过湿法腐蚀将牺牲氧化层连同步骤2刻蚀残留的硬掩膜303一起移除；步骤4：通过热氧化方式在硅片表面生长一层厚度为1000
‑
8000a的电介质薄膜305；步骤5：在步骤4所述电介质薄膜305的上方淀积一层高掺杂的多晶硅306，然后用化学机械研磨或干法回刻方式将台面307上的多晶硅全部去除；步骤6：在硅片表面淀积层间膜308；步骤7：在步骤6所述层间膜308上进行光刻和腐蚀，刻蚀层间膜308和步骤4所述电介质薄膜305，将肖特基接触区域及其间的沟槽区域暴露出来；步骤8：在硅片表面依次淀积势垒金属及接触金属309，通过光刻和腐蚀，移除划片槽和芯片终端部分金属；步骤9：硅片背面通过研磨方式进行减薄处理，并依次淀积背面金属。
29.本发明的内容不限于实施例所列举，本领域普通技术人员通过阅读本发明说明书而对本发明技术方案采取的任何等效的变换，均为本发明的权利要求所涵盖。

技术特征：
1.基于元胞结构的沟槽型肖特基二极管器件结构，其特征在于：所述器件采用蜂窝状点阵排列的元胞结构，在整个元胞区上方覆盖有肖特基势垒金属，元胞区相邻沟槽之间不连通，肖特基势垒之间连通。2.根据权利要求1所述的基于元胞结构的沟槽型肖特基二极管器件结构，其特征在于：所述器件包括n 衬底（301），n 衬底（301）下表面为低接触电阻、低势垒的接触金属作阴极n 衬底（301）上方淀积浓度较低的n
‑
外延层（302），n
‑
外延层（302）上方淀积势垒金属及适合于封装键合的接触金属作阳极，其特征在于：所述n
‑
外延层（302）中设有沟槽（304），沟槽（304）侧壁和底部生长有电介质薄膜（305），电介质薄膜（305）上淀积有高掺杂浓度的多晶硅（306），在整个元胞区上方覆盖有肖特基势垒金属。3.根据权利要求2所述的基于元胞结构的沟槽型肖特基二极管器件结构，其特征在于：n 衬底（301）具有高浓度掺杂，掺杂浓度大于1e19/cm^3，其电阻率小于5mohm.cm。4.根据权利要求3所述的基于元胞结构的沟槽型肖特基二极管器件结构，其特征在于：n
‑
外延层（302）具有与所需最大重复反向偏压vrrm相匹配的电阻率与厚度，电阻率0.1
‑
10ohm.cm，外延区厚度小于20μm。5.根据权利要求4所述的基于元胞结构的沟槽型肖特基二极管器件结构，其特征在于：沟槽（304）从n
‑
外延层（302）表面向内延伸至n
‑
外延层（302）内部，其深度不超过n
‑
外延层（302）厚度。6.根据权利要求5所述的基于元胞结构的沟槽型肖特基二极管器件结构，其特征在于：电介质薄膜（305）厚度为1000
‑
8000a。7.基于元胞结构的沟槽型肖特基二极管器件结构制造方法，其特征在于：所述方法包括以下步骤：步骤1：准备高掺杂外延片，该圆片n 衬底（301）上生长有n
‑
外延层（302）；在n
‑
外延层（302）上淀积二氧化硅或二氧化硅与氮化硅组合薄膜作为刻蚀沟槽的硬掩膜（303）；步骤2：在步骤1所述硬掩膜（303）上构图，定义沟槽图形，用反应离子刻蚀方法，依次刻蚀沟槽图形区域内硬掩膜（303）及n
‑
外延层（302），并终止于n
‑
外延层（302）内，形成沟槽（304）；步骤3：在步骤2所述沟槽（304）的侧壁和底表面上生长牺牲氧化层，再通过湿法腐蚀将牺牲氧化层连同步骤2刻蚀残留的硬掩膜（303）一起移除；步骤4：通过热氧化方式在硅片表面生长一层厚度为1000
‑
8000a的电介质薄膜（305）；步骤5：在步骤4所述电介质薄膜（305）的上方淀积一层高掺杂的多晶硅（306），然后用化学机械研磨或干法回刻方式将台面（307）上的多晶硅全部去除；步骤6：在硅片表面淀积层间膜（308）；步骤7：在步骤6所述层间膜（308）上进行光刻和腐蚀，刻蚀层间膜（308）和步骤4所述电介质薄膜（305），将肖特基接触区域及其间的沟槽区域暴露出来；步骤8：在硅片表面依次淀积势垒金属及接触金属（309），通过光刻和腐蚀，移除划片槽和芯片终端部分金属；步骤9：硅片背面通过研磨方式进行减薄处理，并依次淀积背面金属。
技术总结
本发明涉及基于元胞结构的沟槽型肖特基二极管器件结构，所述器件采用蜂窝状点阵排列的元胞结构，在整个元胞区上方覆盖有肖特基势垒金属，元胞区相邻沟槽之间不连通，肖特基势垒之间连通。本发明的元胞结构采用蜂窝式的沟槽分布，硅表面沟槽与沟槽之间除了沟槽侧壁的氧化物外，其余部分均为肖特基接触区域，这样在保证减小表面电场的前提下，将肖特基接触区域最大化，从而实现用相同的芯片面积达到VF大幅下降，进而降低二极管导通损耗的效果。进而降低二极管导通损耗的效果。进而降低二极管导通损耗的效果。


技术研发人员：李恩求 李铁生 杨乐 刘琦
受保护的技术使用者：龙腾半导体股份有限公司
技术研发日：2021.04.25
技术公布日：2021/6/29