本发明涉及防伪技术领域，尤其涉及一种分级高可靠芯片的防伪设计方法。
背景技术：
纪念币、证照、印章、运钞等产品的专用防伪芯片需要具备高可靠(能够抵抗日常生活中变形、潮湿、静电等环境因素)、长寿命(芯片寿命应大于受保护产品使用期限，正常环境下设计使用寿命大于50年，宜达到100年)、高安全(应能抵御已知攻击方式、或攻击成本远大于受保护产品价值(>1mrmb))。
对于安全性而言，目前普遍存在的应用程序被破解、隐私数据被窃取等安全风险，对用户、企业、国家造成了巨大威胁。若对芯片的全部区域升级为安全区域，其成本高，若芯片的全部区域均为无安全保护的区域，其安全级别低。
对于可靠性而言，如果把较大面积的芯片都做成高可靠区域，则成本较大，在对成本要求较高的领域缺乏实用的价值，如果芯片中完全没有高可靠的区域，则面临着存在一旦芯片受到外部的诸如热量、高压、湿度等因素的干扰，内部的重要信息将丢失，芯片将失去本具有的功能，对于防伪领域，则是其不再具有防伪校验的功能，这对于一些生命周期较长的产品来说，这是严重的缺陷。
技术实现要素：
本发明的目的在于提供一种分级高可靠芯片防伪设计方法，旨在解决提高芯片的防伪性能的技术问题。
为了实现上述目的，本发明采用如下技术方案：
一种分级高可靠芯片的防伪设计方法，所述方法包括：
将芯片从结构上划分为高可靠区域和普通区域，并在所述高可靠区域与普通区域之间设置故障隔离结构；
所述高可靠区域包含rom模块，利用大电流将rom模块中的一些电路单元熔断以形成多个熔断块，并且对所述多个熔断块进行编码；
将保密数据通过编程方式并按编码顺序烧写入所述熔断块中，以所述保密数据作为芯片的唯一标识码，以所述多个熔断块形成的熔断图案作为芯片的防伪图案；
对所述标识码和防伪图案进行认证；
其中所述高可靠区域和低可靠区域通过芯片内总线通信连接，且二者共享时钟和电源。
在一实施例中，利用大电流熔断金属/多晶硅技术熔断所述rom中电路单元中金属/硅化物，使该电路单元开路。
在一实施例中，以所述熔断块在rom模块表面的排布顺序、排布形态及熔断块构形所形成的二维图案作为防伪图案。
在一实施例中，所述保密数据包括烧写顺序、uid信息及校验码信息。
在一实施例中，通过rfid或nfc进行标识码的防伪校验；通过光学读取方式进行防伪图案的防伪校验；在二者均校验为真时，该芯片为真。
在一实施例中，所述高可靠区存储有生产序列号、加密算法及对应秘钥。
在一实施例中，所述高可靠区域和普通区域配置为：所述高可靠区域可直接访问所述普通区域，所述普通区域需在校验成功后方可访问高可靠区域。
本发明的优点在于：
本发明提供的分级高可靠芯片的防伪设计方法，通过标识码和防伪图案双重防伪设计，可高芯片的防伪性能。基于芯片的分级技术，将芯片上分为高可靠区域和普通区域，两个区域之间存在故障隔离，能够为应用提供较高的可靠性保障。相比于普通环境而言，高可靠区域拥有更高的安全级别和可靠性级别，因为区域面积不大，因而也能够实现合理的成本。
附图说明
图1是一种分级高可靠芯片的防伪设计方法的主要步骤示意图。
图2是一种分级高可靠芯片的结构示意图。
图3是一种电路单元的结构示意图。
图4是一种rom模块中熔断块示意图。
具体实施方式
下面参照附图来描述本发明的优选实施方式。本领域技术人员应当理解的是，这些实施方式仅仅用于解释本发明的技术原理，并非旨在限制本发明的保护范围。
参阅附图1，图1示出了一种分级高可靠芯片的防伪设计方法的主要步骤。如图1所示，本发明提供的分级高可靠芯片的防伪设计方法主要包括：
步骤s1：将芯片从结构上划分为高可靠区域和普通区域，并在高可靠区域与普通区域之间设置故障隔离结构。
步骤s2：高可靠区域包含rom模块，利用大电流将rom模块中的一些电路单元熔断以形成多个熔断块，并且对多个熔断块进行编码。
步骤s3：将保密数据通过编程方式并按编码顺序烧写入熔断块中，以保密数据作为芯片的唯一标识码，以多个熔断块形成的熔断图案作为芯片的防伪图案。
步骤s4：对标识码和防伪图案进行认证。
参阅附图2，图2示出了分级高可靠芯片的结构示意图。芯片的高可靠区域是整款芯片的核心功能区，其中包括核心的功能模块和核心的信息。例如在防伪领域，可以将安全保密的信息放置在高可靠区域中，例如生产序列号、加密算法及对应秘钥等。这样即使普通区域的电路损坏或信息丢失，高可靠区域的信息依然保留，并且像提供校验信息，通过nfc发送校验请求等核心功能依然能够实现。高可靠区域中还可存放其他具体模块，可以根据实际需求进行设定。
而在芯片的普通区域则能够放置更多的与核心功能以外功能模块，即在普通区域中存在非核心功能模块，例如io端口等组件。这些模块占用的芯片面积往往较大，在外部环境剧烈变化时，可能会造成内容的丢失，但是这部分内容的丢失不会影响芯片的核心功能，只是部分外设的功能受到影响。对防伪领域而言，即使外部的一些外设功能损坏，但是依然能够提供校验信息，这是非常重要的。
高可靠区域与普通区域之间能够进行通信，高可靠区域和普通区域通过芯片内总线通信连接，且二者共享时钟和电源。高可靠区域具有更高的权限等级，其内部存储的信息往往具有保密的需求，并且需要长时间保存，如生产序列号、uid、加密算法所需的密钥等，这些信息是无法被普通区域的模块所篡改的，但是可以进行调用。普通区域的权限等级较低，它内部的信息能够被高可靠区域进行修改与调用。即高可靠区域和普通区域配置为：高可靠区域可直接访问普通区域，普通区域需在校验成功后方可访问高可靠区域。
高可靠区域与普通区域能够共享时钟clk和电源vcc，同时高可靠区域和普通区域通过片内总线进行通信，二者又具有安全隔离、故障隔离双重隔离机制。安全隔离机制，功能更为丰富的模块运行在普通区域中，而高可靠区域中具备基础功能模块。当一个普通区域的具有权限的操作请求需要调用高可口区域中的模块时，首先会通过总线信号与高可靠区域的验证模块进行交互，校验后验证成功则可以调用。而当一个普通区域不具备调用权限的操作请求，试图调用高可靠区域的模块时，将无法成功调用，并且高可靠区域会将内存区域设置为安全内存，拒绝高级操作系统访问，避免高可靠区域内部的数据被泄露或篡改。而高可靠域的高的可靠性使得它具有较高权限使得它能够任意调用普通区域的模块以及存储信息等的能力。
在高可靠区域与普通区域之间设置故障隔离结构，当普通区域的某些组件因为在运输、分发、贮存等过程当中外界环境因素如温度、湿度等的变化损坏时，高可靠区域本身具有核心功能模块因为可靠性高的缘故没有被损坏，其数据也因为存储时间较长的缘故正常存储着，因此防伪系统也能够正常运行，实现防伪的功能。
通过上述设置，第一可以解决成本与可靠性保护之间的折中问题，对芯片的全部区域升级为高可靠区域，方案的成本太高，若芯片的全部区域均为低可靠区域，其可靠性较低，无法在长生命周期内完成防伪的任务，因此选用仅采取一部分硬件做成高可靠区域的方法；第二高可靠区域与普通区域的通信通过总线完成，且两者具有不同的权限等级；第三高可靠区域和普通区域具有故障、安全的隔离，能够较好地保证芯片核心重要信息不被篡改的功能。
该技术运用后，在芯片正常运行时，具备丰富的功能，并且芯片中的核心信息无法被攻击者篡改，提供高安全性的保障。即使在芯片普通区域失效时因为高可靠区域具备了核心功能，因此防伪功能仍可起作用。因为，不是所有区域都被制成了高可靠性质的，所以成本上具有可控、可压缩的优势。且攻击者难以复制同类芯片，因此达到了较高的防伪程度。
进一步地，高可靠区域包含rom模块，可以利用大电流将rom模块中的一些电路单元熔断以形成多个熔断块，并且对多个熔断块进行编码。
具体地，可以根据排布需求得到各熔断块的体积信息以及指令信息后，采用大电流熔断金属/多晶硅的手段将rom中电路单元中的金属/硅化物熔断(可以是单体金属/硅化物，也可以是相邻的多个金属/硅化物)，使得当前电路单元开路(此当前电路单元为单体金属/硅化物或者相邻多个金属/硅化物)，得到多个熔断块(各熔断块体积相同或不同)。其中，指令信息具体可以为：设定当指令为1或高电平时此电路单元被熔断，当指令为0或低电平时此电路单元保持原状。
参阅附图3，在金属熔丝两端加一定时间的高电平，从而产生较大的电流，在大电流电迁移的作用下，金属原子受到运动的导电电子作用沿晶粒从阴极向阳极迁移，电流密度增大电子迁移也随之增加，若电迁移剧烈，金属熔丝链的阳极堆积由阴极迁移而来的原子，而此时阴极的原子由于迁移形成空洞，所以连接阳极和阴极的金属/硅化物受到电流影响产生形变，使得阴极和阳极开路(断开)，使得此电路单元对应阻值增加，导致导电性变差，进而使得内部存储的信息变化，使得开路后的电路结构能够实现存储数据的目的。
参阅附图4，图4是rom模块中熔断块的示意图。熔断块的大小，可以根据实际需要进行相应调整。各熔断块的体积相同或不同。例如，以8bits为例，熔断块1可以由一个电路单元熔断而成；熔断块2可以由两个相邻电路单元熔断而成；熔断块3可以由一个电路单元熔断而成体积与熔断块1相同；熔断块4可以由三个相邻电路单元熔断而成；熔断块5可以由两个相邻电路单元熔断而成体积与熔断块2相同；熔断块6可以由一个电路单元熔断而成；熔断块7可以由五个电路单元熔断而成；熔断块8可以由四个电路单元熔断而成，从而实现能够以熔断块1-8体积不同作为防伪特征，实现防伪的目的。
又例如，图4所示的熔断块在烧写后会出现如下变化：熔断块1表面仅出现图案；熔断块2表面仅出现镂空；熔断块3表面出现镂空 图案；熔断块4表面无任何变化；熔断块5表面出现与熔断块2相同位置不同形态的镂空；熔断块6表面出现与熔断块1相同位置不同形态的图案；熔断块7出现与熔断块2、5位置不同形态不同的镂空以及另一图案；熔断块8出现多个新图案和一个新镂空，从而实现以熔断块1-8排布的不同位置及各不相同的图案作为防伪特征，实现防伪目的。
各个熔断块是随机的排布于rom上。电路单元作为基础单元被放置在实际版图当中，这些电路单元的排布并非普通线性排布，如图4示，图中外方框为rom表面，小方框表示1bits至8bits的排列，它们在空间中以一个特定的格式排布，该排布规则仅有唯一标识码的分发者了解，使得破解者难以破解，具备保密性，增加了复制的难度。整个芯片的生产过程中，对多个bit熔断后排序：图4中的数字表示uid以及校验码的烧写顺序，数字越小代表烧写顺序越是靠前。多个熔断块若采用线性排布，对于有显微镜、xray等光学设备的攻击者，能够通过视觉的方式就得到uid和校验等信息，对安全造成风险。随机排布后(图4中排布所示)，其能够在二维平面内进行没有规律的排布，排布的形状任意，对于潜在的复制者而言，即使能够观测到芯片中上述电路单元单元的排布，但是仅获取排布方式并不能得到保密数据，所以攻击者无法进行破解。
进一步地，将保密数据通过编程方式并按编码顺序烧写入熔断块中，以保密数据作为芯片的唯一标识码，以多个熔断块形成的熔断图案作为芯片的防伪图案。具体地，保密数据包括烧写顺序、uid信息及校验码信息。根据编码顺序将uid信息和校验码信息分别烧写入不同的熔断块中，使得各熔断块表面具有不同的图案和镂空。从而使得各熔断块上具有构造不同的结构特征，并且这些结构特征是不可逆的。以熔断块在rom模块表面的排布顺序、排布形态及熔断块构形所形成的二维图案作为防伪图案。
使用者对标识码和防伪图案进行认证。通过rfid或nfc进行标识码的防伪校验；通过光学读取方式进行防伪图案的防伪校验；在二者均校验为真时，该芯片为真。
因为金属的迁移过程是不可逆的，因此具有仅能编程一次的特点，在纪念币、证照、印章、运钞等产品的芯片生产后，出厂售卖前的流程中，在芯片rom中烧写入唯一的uid和校验码等内容，利用在后续流程中的不可更改性，能够实现编号的唯一性，并且该编号即使通过光学方式被观测到后也难以破译。即使复制者用重金购买熔断设备后，熔断块内部存储的电子信息也具有唯一性，复制者无法破译出uid和校验等信息。且当存储信息的位数越多时，组成的图形形状越多样，则无序性越明显，其保密性、防伪性越强。
通过rfid(radiofrequencyidentification，射频识别)或nfc(nearfieldcommunication，近距离无线通讯技术)进行防伪校验；这些防伪特征具有可视的特点，能够通过光学的仪器观察包括但不限于熔断块1-8的体积、排布方式、各熔断块上的图案形状、结构特征、熔断块的体积。通过光学读取方式识别电路单元后检测防伪芯片一致性，如x-ray底下看到相应的电路单元，上述采用金属otp(onetimeprogrammable，一次可编程)熔丝实现每颗芯片唯一防伪信息编码(熔断及烧录过程)，可以通过fib、3d-xray等设备在检查防伪芯片一致性(熔断块排布)后，通过图像识别(各熔断块上图案、结构、体积特征)获取防伪信息。rom中的防伪数据，无法修改、仿造、无机械磨损、防污损；读取时不直接对最终用户开放的物理接口，保证防伪芯片的安全性；防伪数据除标签的密码保护外，部分数据采用保密算法实现安全管理。
至此，已经结合附图所示的优选实施方式描述了本发明的技术方案，但是，本领域技术人员容易理解的是，本发明的保护范围显然不局限于这些具体实施方式。在不偏离本发明的原理的前提下，本领域技术人员可以对相关技术特征作出等同的更改或替换，这些更改或替换之后的技术方案都将落入本发明的保护范围之内。
