本实用新型涉及汽车设备技术领域，尤其涉及一种kwp协议通讯总线高阻态电路及设备。
背景技术：
自20世纪80年代汽车进入电子控制单元控制(electroniccontrolunit，ecu)的时代，汽车制造商就开始用ecu监控汽车控制系统。但各厂商的ecu和故障诊断设备由各汽车制造商各自开发，诊断接口和通信方式各不相同，不能互相通用。由此汽车后市场开发出各种综合诊断设备，通过对汽车车载诊断系统诊断座(on-boarddiagnostic-16，obd-16)的各通信引脚进行协议扫描，分析判定汽车的电控系统的协议类型，进而实现了对多车系各种电控系统的自助诊断，这就提出了同一通信线路上实现多种通信协议的需求。对于多种通信协议的切换目前主流的解决方案是采用继电器或者模拟开关的方法。但是上述方法存在的问题包括：继电器方案器件体积较大，价格较贵，给设备的小型化带来障碍；信号模拟开关集成电路方案除价格较贵以外，模拟开关还有一定阻抗和阻容分布参数，对通信信号的质量有一定的影响。
技术实现要素：
基于此，有必要针对上述问题，提出一种kwp协议通讯总线高阻态电路及设备，本实用新型目的是通过设置包括正逻辑上拉电路、负逻辑下拉电路、上拉开关控制电路和下拉开关控制电路的kwp协议通讯总线高阻态电路，实现了当输入的使能控制信号为低电平时该kwp协议通讯总线高阻态电路的kwp协议信号输出端处于高阻态的效果。
在第一方面，本申请提供了一种kwp协议通讯总线高阻态电路，所述电路包括：正逻辑上拉电路、负逻辑下拉电路、上拉开关控制电路和下拉开关控制电路；
所述正逻辑上拉电路的一端、所述负逻辑下拉电路的一端、所述上拉开关控制电路的一端均与所述下拉开关控制电路的一端电连接并且所述正逻辑上拉电路的一端、所述负逻辑下拉电路的一端、所述上拉开关控制电路的一端和所述下拉开关控制电路的一端均为使能控制信号输入端，所述正逻辑上拉电路的另一端与所述负逻辑下拉电路的另一端电连接并且所述正逻辑上拉电路的另一端和所述负逻辑下拉电路的另一端均为kwp协议信号输出端；
所述上拉开关控制电路的另一端与所述正逻辑上拉电路的第三端电连接，所述下拉开关控制电路的另一端与所述负逻辑下拉电路的第三端电连接；所述正逻辑上拉电路的第三端为上拉端，所述负逻辑下拉电路的第三端为下拉端；
当所述正逻辑上拉电路的所述使能控制信号输入端和所述上拉开关控制电路的所述使能控制信号输入端输入的预设使能控制信号为低电平和/或所述负逻辑下拉电路的所述使能控制信号输入端和所述下拉开关控制电路的所述使能控制信号输入端输入的预设使能控制信号为低电平时，所述正逻辑上拉电路的kwp协议信号输出端和/或所述负逻辑下拉电路的kwp协议信号输出端为高阻态。
可选的，所述正逻辑上拉电路包括：第一kwp协议信号处理电路和正逻辑上拉控制电路；
所述第一kwp协议信号处理电路的一端为所述使能控制信号输入端，所述第一kwp协议信号处理电路的另一端与所述正逻辑上拉控制电路的一端电连接，所述正逻辑上拉控制电路的另一端为所述kwp协议信号输出端，所述正逻辑上拉控制电路还包括所述上拉端。
可选的，所述第一kwp协议信号处理电路包括：第一或非门、第二或非门和第一电阻；
所述第一或非门的第一输入端为所述使能控制信号输入端，所述第一或非门的第一输入端还与所述第一或非门的第二输入端电连接；
所述第二或非门的第一输入端与所述第一或非门的输出端电连接，所述第二或非门的第二输入端为kwp协议信号输入端，所述第二或非门的第二输入端还与第一电阻的一端电连接，所述第一电阻的另一端为第一预设电压输入端，所述第二或非门的输出端与所述正逻辑上拉控制电路的一端电连接。
可选的，所述正逻辑上拉控制电路包括：第一三极管、第二三极管、第二电阻、第三电阻、第四电阻、第五电阻和第一电容；
所述第二电阻的一端接地，所述第二电阻的另一端同时与所述第三电阻的一端及所述第二或非门的输出端电连接，所述第三电阻的另一端同时与所述第一三极管的基极及所述第二三极管集电极电连接；
所述第一三极管的集电极同时与所述第四电阻的一端及所述第一电容的一端电连接，所述第一三极管的集电极还为所述kwp协议信号输出端，所述第四电阻的另一端为所述上拉端，所述第一电容的另一端接地，所述第一三极管的发射极同时与所述第五电阻的一端及所述第二三极管的基极电连接，所述第五电阻的另一端与所述第二三极管的发射极电连接并接地。
可选的，所述上拉开关控制电路包括：第六三极管、场效应管、第十二电阻、第十三电阻、第十四电阻、第十五电阻、第三电容和第四电容；
所述第十二电阻的一端与所述第十三电阻的一端电连接，所述第十二电阻的另一端接地，所述第十三电阻与所述第十二电阻电连接的一端还为所述使能控制信号输入端，所述第十三电阻的另一端与所述第六三极管的基极电连接，所述第六三极管的发射极接地；
所述第六三极管的集电极与所述第十四电阻的一端电连接，所述第十四电阻的另一端同时与所述第十五电阻的一端及所述场效应管的栅极电连接；
所述第十五电阻的另一端同时与所述第三电容的一端、所述第四电容的一端及所述场效应管的源极电连接，所述第十五电阻的另一端还为第四预设电压输入端；
所述第三电容的另一端与所述第四电容的另一端电连接并接地；
所述场效应管的漏极与所述正逻辑上拉电路的所述上拉端电连接。
可选的，所述负逻辑下拉电路包括：第二kwp协议信号处理电路和负逻辑下拉控制电路；
所述第二kwp协议信号处理电路的一端为所述使能控制信号输入端，所述第二kwp协议信号处理电路的另一端与所述负逻辑下拉控制电路的一端电连接，所述负逻辑下拉控制电路的另一端为所述kwp协议信号输出端，所述负逻辑下拉控制电路还包括所述下拉端和第三预设电压输入端。
可选的，所述第二kwp协议信号处理电路包括：第三或非门、第四或非门和第二电容；
所述第三或非门的第一输入端为所述使能控制信号输入端，所述第三或非门的第一输入端还与所述第三或非门的第二输入端电连接，所述第三或非门还包括：第二预设电压输入端和接地端，所述第二电容的一端与所述第三或非门的所述第二预设电压输入端电连接，所述第二电容的另一端接地；
所述第四或非门的第一输入端与所述第三或非门的输出端电连接，所述第四或非门的第二输入端为所述kwp协议信号输入端，所述第四或非门的输出端与所述负逻辑下拉控制电路的一端电连接。
可选的，所述负逻辑下拉控制电路包括：第三三极管、第四三极管、第五三极管、第六电阻、第七电阻、第八电阻、第九电阻、第十电阻、第十一电阻；
所述第六电阻的一端接地，所述第六电阻的另一端同时与所述第四或非门的输出端及所述第七电阻的一端电连接，所述第七电阻的另一端与所述第三三极管的基极电连接，所述第三三极管的发射极接地，所述第三三极管的集电极与所述第八电阻的一端电连接；
所述第八电阻的另一端同时与所述第九电阻的一端、所述第四三极管的集电极及所述第五三极管的基极电连接，所述第九电阻的另一端同时与所述第四三极管的发射极及所述第十电阻的一端电连接，所述第十电阻的一端还为所述第三预设电压输入端，所述第十电阻的另一端同时与所述第四三极管的基极及所述第五三极管的发射极电连接，所述第五三极管的集电极与所述第十一电阻的一端电连接，所述第十一电阻的一端还为所述kwp协议信号输出端，所述第十一电阻的另一端为所述下拉端。
可选的，所述下拉开关控制电路包括：第七三极管和第十六电阻；
所述第十六电阻的一端为所述使能控制信号输入端，所述第十六电阻的另一端与所述第七三极管的基极电连接，所述第七三极管的发射极接地，所述第七三极管的集电极与所述负逻辑下拉电路的所述下拉端电连接。
在第二方面，本申请提供了一种kwp协议通讯总线高阻态设备，其特征在于，所述设备包括如第一方面实施例中的任意一种所述kwp协议通讯总线高阻态电路。
采用本实用新型实施例，具有如下有益效果：
采用本实用新型的一种kwp协议通讯总线高阻态电路及设备，该电路包括：正逻辑上拉电路、负逻辑下拉电路、上拉开关控制电路和下拉开关控制电路；正逻辑上拉电路的一端、负逻辑下拉电路的一端、上拉开关控制电路的一端均与下拉开关控制电路的一端电连接并且正逻辑上拉电路的一端、负逻辑下拉电路的一端、上拉开关控制电路的一端和下拉开关控制电路的一端均为使能控制信号输入端，正逻辑上拉电路的另一端与负逻辑下拉电路的另一端电连接并且正逻辑上拉电路的另一端和负逻辑下拉电路的另一端均为kwp协议信号输出端；上拉开关控制电路的另一端与正逻辑上拉电路的第三端电连接，下拉开关控制电路的另一端与负逻辑下拉电路的第三端电连接；正逻辑上拉电路的第三端为上拉端，负逻辑下拉电路的第三端为下拉端；当正逻辑上拉电路的使能控制信号输入端和上拉开关控制电路的使能控制信号输入端输入的预设使能控制信号为低电平和/或所述负逻辑下拉电路的使能控制信号输入端和下拉开关控制电路的使能控制信号输入端输入的预设使能控制信号为低电平时，正逻辑上拉电路的kwp协议信号输出端和/或负逻辑下拉电路的kwp协议信号输出端为高阻态。通过设置包括正逻辑上拉电路、负逻辑下拉电路、上拉开关控制电路和下拉开关控制电路的kwp协议通讯总线高阻态电路，实现了当输入的使能控制信号为低电平时该kwp协议通讯总线高阻态电路的kwp协议信号输出端为高阻态的效果。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
其中：
图1为本申请实施例中kwp协议通讯总线高阻态电路的结构框图；
图2为本申请实施例中正逻辑上拉电路的结构框图；
图3为本申请实施例中第一kwp协议信号处理电路的电路图；
图4为本申请实施例中正逻辑上拉控制电路的电路图；
图5为本申请实施例中上拉开关控制电路的电路图；
图6为本申请实施例中负逻辑下拉电路的结构框图；
图7为本申请实施例中第二kwp协议信号处理电路的电路图；
图8为本申请实施例中负逻辑下拉控制电路的电路图；
图9为本申请实施例中下拉开关控制电路的电路图。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
请参阅图1，为本申请实施例中kwp协议通讯总线高阻态电路的结构框图，该电路包括：正逻辑上拉电路102、负逻辑下拉电路103、上拉开关控制电路101和下拉开关控制电路104；正逻辑上拉电路102的一端、负逻辑下拉电路103的一端、上拉开关控制电路101的一端均与下拉开关控制电路104的一端电连接并且正逻辑上拉电路102的一端、负逻辑下拉电路103的一端、上拉开关控制电路101的一端和下拉开关控制电路104的一端均为使能控制信号输入端logic en/logic-en，正逻辑上拉电路102的另一端与负逻辑下拉电路103的另一端电连接并且正逻辑上拉电路102的另一端和负逻辑下拉电路103的另一端均为kwp协议信号输出端k；上拉开关控制电路101的另一端与正逻辑上拉电路102的第三端电连接，下拉开关控制电路104的另一端与负逻辑下拉电路103的第三端电连接；正逻辑上拉电路102的第三端为上拉端k_pullup，负逻辑下拉电路103的第三端为下拉端k_pulldown；当正逻辑上拉电路102的使能控制信号输入端logic en/logic-en和上拉开关控制电路101的使能控制信号输入端logic en/logic-en输入的预设使能控制信号为低电平和/或负逻辑下拉电路103的使能控制信号输入端logic en/logic-en和下拉开关控制电路104的使能控制信号输入端logic en/logic-en输入的预设使能控制信号为低电平时，正逻辑上拉电路102的kwp协议信号输出端k和/或负逻辑下拉电路103的kwp协议信号输出端k为高阻态。
在本申请实施例中，使能控制信号输入端logic en/logic-en可以单独输入的使能控制信号的类型包括两种：正逻辑使能控制信号logic en和负逻辑使能控制信号logic-en。当使能控制信号输入端logic en/logic-en输入的是正逻辑使能控制信号logic en时，正逻辑使能控制信号logic en进入的电路为正逻辑上拉电路102和上拉开关控制电路101，负逻辑下拉电路103和下拉开关控制电路104处于未使用状态，并且当使能控制信号输入端logic en/logic-en输入的正逻辑使能控制信号logic en为高电平时，会使得正逻辑上拉电路102和上拉开关控制电路101导通，以使得正逻辑上拉电路102的kwp协议信号输出端k有kwp协议信号输出，而负逻辑下拉电路103和下拉开关控制电路104都处于未导通状态，那么此时负逻辑下拉电路103的kwp协议信号输出端k为高阻态，即负逻辑下拉电路103的kwp协议信号输出端k没有kwp协议信号输出；由于kwp协议通讯总线高阻态电路的kwp协议信号输出端k是由正逻辑上拉电路102的kwp协议信号输出端k和负逻辑下拉电路103的kwp协议信号输出端k直接电连接在一起组成的一个kwp协议信号输出端k，因此，kwp协议通讯总线高阻态电路的kwp协议信号输出端k此时输出的是从正逻辑上拉电路102传输过来的kwp协议信号；当使能控制信号输入端logic en/logic-en输入的正逻辑使能控制信号logic en为低电平时，会使得正逻辑上拉电路102和上拉开关控制电路101处于截止状态，即使得正逻辑上拉电路102的kwp协议信号输出端k处于高阻态，同时负逻辑下拉电路103的kwp协议信号输出端k也为高阻态，因此，kwp协议通讯总线高阻态电路的kwp协议信号输出端k为高阻态。
当使能控制信号输入端logic en/logic-en输入的是负逻辑使能控制信号logic-en时，负逻辑使能控制信号logic-en进入的电路为负逻辑下拉电路103和下拉开关控制电路104，正逻辑上拉电路102和上拉开关控制电路101处于未使用状态，并且当使能控制信号输入端logic en/logic-en输入的负逻辑使能控制信号logic-en为高电平时，会使得负逻辑下拉电路103和下拉开关控制电路104导通，以使得负逻辑下拉电路103的kwp协议信号输出端k有kwp协议信号输出，而正逻辑上拉电路102和上拉开关控制电路101都处于未导通状态，那么此时正逻辑上拉电路102的kwp协议信号输出端k为高阻态，即正逻辑上拉电路102的kwp协议信号输出端k没有kwp协议信号输出；由于kwp协议通讯总线高阻态电路的kwp协议信号输出端k是由正逻辑上拉电路102的kwp协议信号输出端k和负逻辑下拉电路103的kwp协议信号输出端k直接电连接在一起组成的一个kwp协议信号输出端k，因此，kwp协议通讯总线高阻态电路的kwp协议信号输出端k此时输出的是从负逻辑下拉电路103传输过来的kwp协议信号；当使能控制信号输入端logic en/logic-en输入的负逻辑使能控制信号logic-en为低电平时，会使得负逻辑下拉电路103和下拉开关控制电路104处于截止状态，即使得负逻辑下拉电路103的kwp协议信号输出端k处于高阻态，同时正逻辑上拉电路102的kwp协议信号输出端k也为高阻态，因此，kwp协议通讯总线高阻态电路的kwp协议信号输出端k为高阻态。
在本申请实施例中，通过设置包括正逻辑上拉电路102、负逻辑下拉电路103、上拉开关控制电路101和下拉开关控制电路104的kwp协议通讯总线高阻态电路，使得在使能控制信号输入端logic en/logic-en输入不同的使能控制信号时，实现正逻辑上拉电路102的kwp协议信号输出端k或者负逻辑下拉电路103的kwp协议信号输出端k输出相应的kwp协议信号，或者正逻辑上拉电路102的kwp协议信号输出端k和负逻辑下拉电路103的kwp协议信号输出端k同时处于高阻态，而不会出现正逻辑上拉电路102的kwp协议信号输出端k和负逻辑下拉电路103的kwp协议信号输出端k同时输出相应的kwp协议信号的情况的目的，进而达到了正逻辑上拉电路102的kwp协议信号输出端k和负逻辑下拉电路103的kwp协议信号输出端k即使直接连接在一起，也不会出现kwp协议通讯总线高阻态电路的kwp协议信号输出端k输出的信号混乱的效果，同时也达到了通过在使能控制信号输入端logic en/logic-en输入不同的使能控制信号，以使得kwp协议通讯总线高阻态电路的kwp协议信号输出端k可以按需输出相应kwp协议信号或者处于高阻态的效果。
为了更加清楚的理解本申请的技术方案，如图2所示，为本申请实施例中正逻辑上拉电路的结构框图，该正逻辑上拉电路102包括：第一kwp协议信号处理电路201和正逻辑上拉控制电路202；第一kwp协议信号处理电路201的一端为使能控制信号输入端logic en/logic-en，第一kwp协议信号处理电路201的另一端与正逻辑上拉控制电路202的一端电连接，正逻辑上拉控制电路202的另一端为kwp协议信号输出端k，正逻辑上拉控制电路202还包括上拉端k_pullup。
具体的，如图3所示，为本申请实施例中第一kwp协议信号处理电路的电路图，该第一kwp协议信号处理电路201包括：第一或非门u11c、第二或非门u11b和第一电阻r12；第一或非门u11c的第一输入端9为使能控制信号输入端logic en/logic-en，第一或非门u11c的第一输入端9还与第一或非门u11c的第二输入端8电连接；第二或非门u11b的第一输入端6与第一或非门u11c的输出端10电连接，第二或非门u11b的第二输入端5为kwp协议信号输入端ktxd3，第二或非门u11b的第二输入端5还与第一电阻r12的一端电连接，第一电阻r12的另一端为第一预设电压输入端 3.3v，第二或非门u11b的输出端4与正逻辑上拉控制电路202的一端电连接。
在本申请实施例中，当使能控制信号输入端logic en/logic-en输入的是正逻辑使能控制信号logic en时，该正逻辑使能控制信号logic en就会进入第一kwp协议信号处理电路201的第一或非门u11c的第一输入端9，可以理解的是，第一或非门u11c的第一输入端9和第一或非门u11c的第二输入端8电连接在一起，因此，第一或非门u11c的第二输入端8输入的正逻辑使能控制信号logic en与第一或非门u11c的第一输入端9输入的正逻辑使能控制信号logic en相同；当正逻辑使能控制信号logic en为高电平时，第一或非门u11c的输出端10输出的使能控制信号为正逻辑使能控制信号logic en取反后的正逻辑使能控制信号-logic en，取反后的正逻辑使能控制信号-logic en为低电平；由于第二或非门u11b的第一输入端6与第一或非门u11c的输出端10电连接，因此，第二或非门u11b的第一输入端6输入的使能控制信号为取反后的正逻辑使能控制信号-logic en且为低电平，那么此时第二或非门u11b的输出端4就会有第二或非门u11b的第二输入端5输入的kwp协议信号输出并且该kwp协议信号会输入到正逻辑上拉控制电路202。
当正逻辑使能控制信号logic en为低电平时，第一或非门u11c的输出端10输出的取反后的正逻辑使能控制信号-logic en为高电平，第二或非门u11b的第一输入端6输入的使能控制信号为取反后的正逻辑使能控制信号-logic en且为高电平，那么此时无论第二或非门u11b的第二输入端5输入的kwp协议信号的电平高低，第二或非门u11b的输出端4输出的都会是低电平，因此，正逻辑上拉控制电路202与第二或非门u11b的输出端4电连接的一端输入即为低电平。
在本申请实施例中，通过设置包括第一或非门u11c和第二或非门u11b的第一kwp协议信号处理电路201，使得在使能控制信号输入端logic en/logic-en输入的正逻辑使能控制信号logic en为高电平时，第一kwp协议信号处理电路201的输出端输出的是kwp协议信号，而在使能控制信号输入端logic en/logic-en输入的正逻辑使能控制信号logic en为低电平时，第一kwp协议信号处理电路201的输出端输出的是低电平。
具体的，如图4所示，为本申请实施例中正逻辑上拉控制电路的电路图，该正逻辑上拉控制电路202包括：第一三极管q7、第二三极管q8、第二电阻r55、第三电阻r99、第四电阻r79、第五电阻r113和第一电容c91；第二电阻r55的一端接地，第二电阻r55的另一端同时与第三电阻r99的一端及第二或非门u11b的输出端4电连接，第三电阻r99的另一端同时与第一三极管q7的基极及第二三极管q8集电极电连接；第一三极管q7的集电极同时与第四电阻r79的一端及第一电容c91的一端电连接，第一三极管q7的集电极还为kwp协议信号输出端k，第四电阻r79的另一端为上拉端k_pullup，第一电容c91的另一端接地，第一三极管q7的发射极同时与第五电阻r113的一端及第二三极管q8的基极电连接，第五电阻r113的另一端与第二三极管q8的发射极电连接并接地。
在本申请实施例中，当第二或非门u11b的输出端4输出的是kwp协议信号时，正逻辑上拉控制电路202中的第一三极管q7处于导通状态，即正逻辑上拉控制电路202处于导通状态；当第二或非门u11b的输出端4输出的是低电平时，正逻辑上拉控制电路202中的第一三极管q7处于截止状态，即正逻辑上拉控制电路202处于截止状态。
在本申请实施例中，通过在正逻辑上拉控制电路202中设置第一三极管q7，使得当有kwp协议信号输入正逻辑上拉控制电路202时，第一三极管q7处于导通状态，当有低电平输入正逻辑上拉控制电路202时，第一三极管q7处于截止状态，达到了正逻辑上拉控制电路202在有不同的输入时，正逻辑上拉控制电路202可以在导通和截止的两种状态间切换的效果。
进一步地，如图5所示，为本申请实施例中上拉开关控制电路的电路图，该上拉开关控制电路101包括：第六三极管q4、场效应管q27、第十二电阻r11、第十三电阻r10、第十四电阻r53、第十五电阻r52、第三电容c9和第四电容c74；第十二电阻r11的一端与第十三电阻r10的一端电连接，第十二电阻r11的另一端接地，第十三电阻r10与第十二电阻r11电连接的一端还为使能控制信号输入端logic en/logic-en，第十三电阻r10的另一端与第六三极管q4的基极电连接，第六三极管q4的发射极接地；第六三极管q4的集电极与第十四电阻r53的一端电连接，第十四电阻r53的另一端同时与第十五电阻r52的一端及场效应管q27的栅极电连接；第十五电阻r52的另一端同时与第三电容c9的一端、第四电容c74的一端及场效应管q27的源极电连接，第十五电阻r52的另一端还为第四预设电压输入端vo；第三电容c9的另一端与第四电容c74的另一端电连接并接地；场效应管q27的漏极与正逻辑上拉电路102的上拉端k_pullup电连接。
在本申请实施例中，当使能控制信号输入端logic en/logic-en输入的使能控制信号为正逻辑使能控制信号logic en且为高电平时，第六三极管q4处于导通状态，此时，上拉开关控制电路101处于导通状态，那么场效应管q27的漏极与正逻辑上拉电路102的上拉端k_pullup电连接处也处于导通状态，同时，由上述可知，当使能控制信号输入端logic en/logic-en输入的使能控制信号为正逻辑使能控制信号logic en且为高电平时，正逻辑上拉电路102也是处于导通状态，因此，当使能控制信号输入端logic en/logic-en输入的使能控制信号为正逻辑使能控制信号logic en且为高电平时，kwp协议通讯总线高阻态电路的kwp协议信号输出端k有kwp协议信号输出。
当使能控制信号输入端logic en/logic-en输入的使能控制信号为正逻辑使能控制信号logic en且为低电平时，第六三极管q4是处于截止状态，此时，上拉开关控制电路101处于截止状态，那么场效应管q27的漏极与正逻辑上拉电路102的上拉端k_pullup电连接处也处于截止状态，同时，由上述可知，当使能控制信号输入端logic en/logic-en输入的使能控制信号为正逻辑使能控制信号logic en且为低电平时，正逻辑上拉电路102也是处于截止状态，因此，当使能控制信号输入端logic en/logic-en输入的使能控制信号为正逻辑使能控制信号logic en且为低电平时，kwp协议通讯总线高阻态电路的kwp协议信号输出端k处于高阻态。
在本申请实施例中，通过设置第一kwp协议信号处理电路201、正逻辑上拉控制电路202和上拉开关控制电路101，达到了当kwp协议通讯总线高阻态电路的使能控制信号输入端logic en/logic-en输入的使能控制信号为正逻辑使能控制信号logic en且为低电平时，kwp协议通讯总线高阻态电路的kwp协议信号输出端k为高阻态的效果。
为了更加清楚的理解本申请的技术方案，如图6所示，为本申请实施例中负逻辑下拉电路的结构框图，负逻辑下拉电路103包括：第二kwp协议信号处理电路601和负逻辑下拉控制电路602；第二kwp协议信号处理电路601的一端为使能控制信号输入端logic en/logic-en，第二kwp协议信号处理电路601的另一端与负逻辑下拉控制电路602的一端电连接，负逻辑下拉控制电路602的另一端为kwp协议信号输出端k，负逻辑下拉控制电路602还包括下拉端k_pulldown和第三预设电压输入端vo。
具体的，如图7所示，为本申请实施例中第二kwp协议信号处理电路的电路图，该第二kwp协议信号处理电路601包括：第三或非门u11a、第四或非门u11d和第二电容c75；第三或非门u11a的第一输入端2为使能控制信号输入端logic en/logic-en，第三或非门u11a的第一输入端2还与第三或非门u11a的第二输入端3电连接，第三或非门u11a还包括：第二预设电压输入端 5.0v和接地端，第二电容c75的一端与第三或非门u11a的第二预设电压输入端 5.0v电连接，第二电容c75的另一端接地；第四或非门u11d的第一输入端12与第三或非门u11a的输出端1电连接，第四或非门u11d的第二输入端11为kwp协议信号输入端ktxd3，第四或非门u11d的输出端13与负逻辑下拉控制电路602的一端电连接。
在本申请实施例中，当使能控制信号输入端logic en/logic-en输入的是负逻辑使能控制信号logic-en时，该负逻辑使能控制信号logic-en就会进入第二kwp协议信号处理电路601的第三或非门u11a的第一输入端2，可以理解的是，第三或非门u11a的第一输入端2和第三或非门u11a的第二输入端3电连接在一起，因此，第三或非门u11a的第二输入端3输入的负逻辑使能控制信号logic-en与第三或非门u11a的第一输入端2输入的负逻辑使能控制信号logic-en相同；当负逻辑使能控制信号logic-en为高电平时，第三或非门u11a的输出端1输出的使能控制信号为负逻辑使能控制信号logic-en取反后的负逻辑使能控制信号-logic-en，取反后的负逻辑使能控制信号-logic-en为低电平；由于第四或非门u11d的第一输入端12与第三或非门u11a的输出端1电连接，因此，第四或非门u11d的第一输入端12输入的使能控制信号为取反后的负逻辑使能控制信号-logic-en且为低电平，那么此时第四或非门u11d的输出端13就会有第四或非门u11d的第二输入端11输入的kwp协议信号输出并且该kwp协议信号会输入到负逻辑下拉控制电路602。
当负逻辑使能控制信号logic-en为低电平时，第三或非门u11a的输出端1输出的取反后的负逻辑使能控制信号-logic-en为高电平，第四或非门u11d的第一输入端12输入的使能控制信号为取反后的负逻辑使能控制信号-logic-en且为高电平，那么此时无论第四或非门u11d的第二输入端11输入的kwp协议信号的电平高低，第四或非门u11d的输出端13输出的都会是低电平，因此，负逻辑下拉控制电路602与第四或非门u11d的输出端13电连接的一端输入即为低电平。
在本申请实施例中，通过设置包括第三或非门u11a和第四或非门u11d的第二kwp协议信号处理电路601，使得在使能控制信号输入端logic en/logic-en输入的负逻辑使能控制信号logic-en为高电平时，第二kwp协议信号处理电路601的输出端输出的是kwp协议信号，而在使能控制信号输入端logic en/logic-en输入的负逻辑使能控制信号logic-en为低电平时，第二kwp协议信号处理电路601的输出端输出的是低电平。
具体的，如图8所示，为本申请实施例中负逻辑下拉控制电路的电路图，该负逻辑下拉控制电路602包括：第三三极管q9、第四三极管q20、第五三极管q21、第六电阻r121、第七电阻r120、第八电阻r119、第九电阻r115、第十电阻r116、第十一电阻r122；第六电阻r121的一端接地，第六电阻r121的另一端同时与第四或非门u11d的输出端13及第七电阻r120的一端电连接，第七电阻r120的另一端与第三三极管q9的基极电连接，第三三极管q9的发射极接地，第三三极管q9的集电极与第八电阻r119的一端电连接；第八电阻r119的另一端同时与第九电阻r115的一端、第四三极管q20的集电极及第五三极管q21的基极电连接，第九电阻r115的另一端同时与第四三极管q20的发射极及第十电阻r116的一端电连接，第十电阻r116的一端还为第三预设电压输入端vo，第十电阻r116的另一端同时与第四三极管q20的基极及第五三极管q21的发射极电连接，第五三极管q21的集电极与第十一电阻r122的一端电连接，第十一电阻r122的一端还为kwp协议信号输出端k，第十一电阻r122的另一端为下拉端k_pulldown。
在本申请实施例中，当第四或非门u11d的输出端13输出的是kwp协议信号时，负逻辑下拉控制电路602中的第三三极管q9处于导通状态，即负逻辑下拉控制电路602处于导通状态；当第四或非门u11d的输出端13输出的是低电平时，负逻辑下拉控制电路602中的第三三极管q9处于截止状态，即负逻辑下拉控制电路602处于截止状态。
在本申请实施例中，通过在负逻辑下拉控制电路602中设置第三三极管q9，使得当有kwp协议信号输入负逻辑下拉控制电路602时，第三三极管q9处于导通状态，当有低电平输入负逻辑下拉控制电路602时，第三三极管q9处于截止状态，达到了负逻辑下拉控制电路602在有不同的输入时，负逻辑下拉控制电路602可以在导通和截止的两种状态间切换的效果。
进一步地，如图9所示，为本申请实施例中下拉开关控制电路的电路图，该下拉开关控制电路104包括：第七三极管q3和第十六电阻r111；第十六电阻r111的一端为使能控制信号输入端logic en/logic-en，第十六电阻r111的另一端与第七三极管q3的基极电连接，第七三极管q3的发射极接地，第七三极管q3的集电极与负逻辑下拉电路103的下拉端k_pulldown电连接。
在本申请实施例中，当使能控制信号输入端logic en/logic-en输入的使能控制信号为负逻辑使能控制信号logic-en且为高电平时，第七三极管q3处于导通状态，此时，下拉开关控制电路104处于导通状态，那么第七三极管q3的集电极与负逻辑下拉电路103的下拉端k_pulldown电连接处也处于导通状态，同时，由上述可知，当使能控制信号输入端logic en/logic-en输入的使能控制信号为负逻辑使能控制信号logic-en且为高电平时，负逻辑下拉电路103也是处于导通状态，因此，当使能控制信号输入端logic en/logic-en输入的使能控制信号为负逻辑使能控制信号logic-en且为高电平时，kwp协议通讯总线高阻态电路的kwp协议信号输出端k有kwp协议信号输出。
当使能控制信号输入端logic en/logic-en输入的使能控制信号为负逻辑使能控制信号logic-en且为低电平时，第七三极管q3是处于截止状态，此时，下拉开关控制电路104处于截止状态，那么第七三极管q3的集电极与负逻辑下拉电路103的下拉端k_pulldown电连接处也处于截止状态，同时，由上述可知，当使能控制信号输入端logic en/logic-en输入的使能控制信号为负逻辑使能控制信号logic-en且为低电平时，负逻辑下拉电路103也是处于截止状态，因此，当使能控制信号输入端logic en/logic-en输入的使能控制信号为负逻辑使能控制信号logic-en且为低电平时，kwp协议通讯总线高阻态电路的kwp协议信号输出端k处于高阻态。
在本申请实施例中，通过设置第二kwp协议信号处理电路601、负逻辑下拉控制电路602和下拉开关控制电路104，达到了当kwp协议通讯总线高阻态电路的使能控制信号输入端logic en/logic-en输入的使能控制信号为负逻辑使能控制信号logic-en且为低电平时，kwp协议通讯总线高阻态电路的kwp协议信号输出端k为高阻态的效果。
在其中一种实施例中，本申请提供了一种kwp协议通讯总线高阻态设备，该设备包括如图1至9中任意一种实施例中的kwp协议通讯总线高阻态电路。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
1.一种kwp协议通讯总线高阻态电路，其特征在于，所述电路包括：正逻辑上拉电路、负逻辑下拉电路、上拉开关控制电路和下拉开关控制电路；
所述正逻辑上拉电路的一端、所述负逻辑下拉电路的一端、所述上拉开关控制电路的一端均与所述下拉开关控制电路的一端电连接并且所述正逻辑上拉电路的一端、所述负逻辑下拉电路的一端、所述上拉开关控制电路的一端和所述下拉开关控制电路的一端均为使能控制信号输入端，所述正逻辑上拉电路的另一端与所述负逻辑下拉电路的另一端电连接并且所述正逻辑上拉电路的另一端和所述负逻辑下拉电路的另一端均为kwp协议信号输出端；
所述上拉开关控制电路的另一端与所述正逻辑上拉电路的第三端电连接，所述下拉开关控制电路的另一端与所述负逻辑下拉电路的第三端电连接；所述正逻辑上拉电路的第三端为上拉端，所述负逻辑下拉电路的第三端为下拉端；
当所述正逻辑上拉电路的所述使能控制信号输入端和所述上拉开关控制电路的所述使能控制信号输入端输入的预设使能控制信号为低电平和/或所述负逻辑下拉电路的所述使能控制信号输入端和所述下拉开关控制电路的所述使能控制信号输入端输入的预设使能控制信号为低电平时，所述正逻辑上拉电路的kwp协议信号输出端和/或所述负逻辑下拉电路的kwp协议信号输出端为高阻态。
2.根据权利要求1所述的kwp协议通讯总线高阻态电路，其特征在于，所述正逻辑上拉电路包括：第一kwp协议信号处理电路和正逻辑上拉控制电路；
所述第一kwp协议信号处理电路的一端为所述使能控制信号输入端，所述第一kwp协议信号处理电路的另一端与所述正逻辑上拉控制电路的一端电连接，所述正逻辑上拉控制电路的另一端为所述kwp协议信号输出端，所述正逻辑上拉控制电路还包括所述上拉端。
3.根据权利要求2所述的kwp协议通讯总线高阻态电路，其特征在于，所述第一kwp协议信号处理电路包括：第一或非门、第二或非门和第一电阻；
所述第一或非门的第一输入端为所述使能控制信号输入端，所述第一或非门的第一输入端还与所述第一或非门的第二输入端电连接；
所述第二或非门的第一输入端与所述第一或非门的输出端电连接，所述第二或非门的第二输入端为kwp协议信号输入端，所述第二或非门的第二输入端还与第一电阻的一端电连接，所述第一电阻的另一端为第一预设电压输入端，所述第二或非门的输出端与所述正逻辑上拉控制电路的一端电连接。
4.根据权利要求3所述的kwp协议通讯总线高阻态电路，其特征在于，所述正逻辑上拉控制电路包括：第一三极管、第二三极管、第二电阻、第三电阻、第四电阻、第五电阻和第一电容；
所述第二电阻的一端接地，所述第二电阻的另一端同时与所述第三电阻的一端及所述第二或非门的输出端电连接，所述第三电阻的另一端同时与所述第一三极管的基极及所述第二三极管集电极电连接；
所述第一三极管的集电极同时与所述第四电阻的一端及所述第一电容的一端电连接，所述第一三极管的集电极还为所述kwp协议信号输出端，所述第四电阻的另一端为所述上拉端，所述第一电容的另一端接地，所述第一三极管的发射极同时与所述第五电阻的一端及所述第二三极管的基极电连接，所述第五电阻的另一端与所述第二三极管的发射极电连接并接地。
5.根据权利要求4所述的kwp协议通讯总线高阻态电路，其特征在于，所述上拉开关控制电路包括：第六三极管、场效应管、第十二电阻、第十三电阻、第十四电阻、第十五电阻、第三电容和第四电容；
所述第十二电阻的一端与所述第十三电阻的一端电连接，所述第十二电阻的另一端接地，所述第十三电阻与所述第十二电阻电连接的一端还为所述使能控制信号输入端，所述第十三电阻的另一端与所述第六三极管的基极电连接，所述第六三极管的发射极接地；
所述第六三极管的集电极与所述第十四电阻的一端电连接，所述第十四电阻的另一端同时与所述第十五电阻的一端及所述场效应管的栅极电连接；
所述第十五电阻的另一端同时与所述第三电容的一端、所述第四电容的一端及所述场效应管的源极电连接，所述第十五电阻的另一端还为第四预设电压输入端；
所述第三电容的另一端与所述第四电容的另一端电连接并接地；
所述场效应管的漏极与所述正逻辑上拉电路的所述上拉端电连接。
6.根据权利要求1所述的kwp协议通讯总线高阻态电路，其特征在于，所述负逻辑下拉电路包括：第二kwp协议信号处理电路和负逻辑下拉控制电路；
所述第二kwp协议信号处理电路的一端为所述使能控制信号输入端，所述第二kwp协议信号处理电路的另一端与所述负逻辑下拉控制电路的一端电连接，所述负逻辑下拉控制电路的另一端为所述kwp协议信号输出端，所述负逻辑下拉控制电路还包括所述下拉端和第三预设电压输入端。
7.根据权利要求6所述的kwp协议通讯总线高阻态电路，其特征在于，所述第二kwp协议信号处理电路包括：第三或非门、第四或非门和第二电容；
所述第三或非门的第一输入端为所述使能控制信号输入端，所述第三或非门的第一输入端还与所述第三或非门的第二输入端电连接，所述第三或非门还包括：第二预设电压输入端和接地端，所述第二电容的一端与所述第三或非门的所述第二预设电压输入端电连接，所述第二电容的另一端接地；
所述第四或非门的第一输入端与所述第三或非门的输出端电连接，所述第四或非门的第二输入端为所述kwp协议信号输入端，所述第四或非门的输出端与所述负逻辑下拉控制电路的一端电连接。
8.根据权利要求7所述的kwp协议通讯总线高阻态电路，其特征在于，所述负逻辑下拉控制电路包括：第三三极管、第四三极管、第五三极管、第六电阻、第七电阻、第八电阻、第九电阻、第十电阻、第十一电阻；
所述第六电阻的一端接地，所述第六电阻的另一端同时与所述第四或非门的输出端及所述第七电阻的一端电连接，所述第七电阻的另一端与所述第三三极管的基极电连接，所述第三三极管的发射极接地，所述第三三极管的集电极与所述第八电阻的一端电连接；
所述第八电阻的另一端同时与所述第九电阻的一端、所述第四三极管的集电极及所述第五三极管的基极电连接，所述第九电阻的另一端同时与所述第四三极管的发射极及所述第十电阻的一端电连接，所述第十电阻的一端还为所述第三预设电压输入端，所述第十电阻的另一端同时与所述第四三极管的基极及所述第五三极管的发射极电连接，所述第五三极管的集电极与所述第十一电阻的一端电连接，所述第十一电阻的一端还为所述kwp协议信号输出端，所述第十一电阻的另一端为所述下拉端。
9.根据权利要求8所述的kwp协议通讯总线高阻态电路，其特征在于，所述下拉开关控制电路包括：第七三极管和第十六电阻；
所述第十六电阻的一端为所述使能控制信号输入端，所述第十六电阻的另一端与所述第七三极管的基极电连接，所述第七三极管的发射极接地，所述第七三极管的集电极与所述负逻辑下拉电路的所述下拉端电连接。
10.一种kwp协议通讯总线高阻态设备，其特征在于，所述设备包括如权利要求1至9中任意一种所述kwp协议通讯总线高阻态电路。
技术总结