本实用新型涉及信号处理领域，具体涉及一种基于jesd204b高速接口的零低中频收发系统。
背景技术：
当前卫星通信接收/发射终端设备基本都是针对特定某个或某几个频点或者低带宽范围内不同卫星系统的特定几个频点进行卫星信号的接收/发射、分析以及处理等。
如图1所示为现有市面最接近本次申请的技术实现方案，此技术方案中射频信号的收发都是针对特定的频率点进行设计的，且射频收发链路的带宽都在几十兆范围内，核心处理fpga芯片通过pxie总线对外进行数据信号的传输。现有技术方案对射频收发支路的带宽利用率不高，核心处理fpga芯片的资源使用不充分，无法满足高速采集/发射状态下大数据量的传输要求，总线数据传输速率还不能充分满足低轨互联网宽带卫星通信要求，造成相对性的数据收发延迟。
技术实现要素：
本实用新型的目的在于提供一种基于jesd204b高速接口的零低中频收发系统，解决现有技术对射频收发支路的带宽利用率不高，核心处理fpga芯片的资源使用不充分，无法满足高速采集/发射状态下大数据量的传输要求，总线数据传输速率还不能充分满足低轨互联网宽带卫星通信要求，造成相对性的数据收发延迟的问题。
为实现上述目的，本实用新型的技术方案为一种基于jesd204b高速接口的零低中频收发系统，包括中频信号接收端、中频信号发送端、中频信号处理单元、基带信号处理单元以及背板，所述中频信号接收端用于接收中频信号并送入中频信号处理单元；
所述中频信号处理单元包括中频信号接收方向处理单元和中频信号发送方向处理单元，所述中频信号接收方向处理单元包括第一低噪声放大器、带通滤波器、第二低噪声放大器以及第一平衡不平衡转换器，所述第一低噪声放大器的信号输入端与所述中频信号接收端相连，所述第一低噪声放大器的信号输出端与所述带通滤波器的信号输入端相连，所述带通滤波器的信号输出端与第二低噪声放大器的信号输入端相连，所述第二低噪声放大器的信号输出端与所述第一平衡不平衡转换器的信号输入端相连；所述中频信号发送方向处理单元包括第二平衡不平衡转换器，所述第二平衡不平衡转换器的信号输出端与中频信号发送端相连；
所述基带信号处理单元包括基带信号接收方向处理单元和基带信号发送方向处理单元，所述基带信号接收方向处理单元包括i/q解调器、第一基带可编程vga滤波器、第一低通可调谐滤波器以及模数转换器，所述i/q解调器的信号输入端与所述第一平衡不平衡转换器的信号输出端相连，所述i/q解调器的信号输出端与所述第一基带可编程vga滤波器的信号输入端相连，所述第一基带可编程vga滤波器的信号输出端与所述第一低通可调谐滤波器的信号输入端相连，所述第一低通可调谐滤波器的信号输出端与所述模数转换器的信号输入端相连，所述模数转换器的信号输出端通过jesd204b高速接口与所述背板实现信号连接；所述基带信号发送方向处理单元包括数模转换器、第二低通可调谐滤波器、第二基带可编程vga滤波器以及i/q调制器，所述数模转换器的信号输入端通过jesd204b高速接口与所述背板实现信号连接，所述数模转换器的信号输出端与所述第二低通可调谐滤波器的信号输入端相连，所述第二低通可调谐滤波器的信号输出端与所述第二基带可编程vga滤波器的信号输入端相连，所述第二基带可编程vga滤波器的信号输出端与所述i/q调制器的信号输入端相连，所述i/q调制器的信号输出端与所述第二平衡不平衡转换器的信号输入端相连。
进一步地，作为优选技术方案，还包括合路单元，所述合路单元包括晶振、频率合成器、时钟缓冲器以及合路器，所述晶振与频率合成器实现信号连接，所述频率合成器的信号输出端与所述时钟缓冲器的信号输入端相连，所述时钟缓冲器的时钟信号输出端与所述背板的时钟信号输入端相连，所述时钟缓冲器的输出端与所述第二平衡不平衡转换器的输出端连接到合路器的输入端，所述合路器的输出端发射中频信号。
进一步地，作为优选技术方案，还包括第一开关和第二开关，所述第一开关设置于所述第一低噪声放大器的信号输入端，所述第二开关设置于所述第二平衡不平衡转换器的信号输出端。
进一步地，作为优选技术方案，所述第一开关和第二开关均为射频开关，分别为第一射频开关、第二射频开关，所述第一射频开关的两个选择端分别与发射射频连接器和第二射频开关的选择端互联，所述第二射频开关的两个选择端分别与发射射频连接器和第一射频开关的选择端互联。
本实用新型相较于现有技术，具有如下有益效果：
（1）本实用新型的发射通道的中频中心频率为3.8ghz，通道带宽达到350m，链路增益范围0~53db可调；接收通道的中频中心频率为4.4ghz，通道带宽达到400m，链路增益范围0~53db可调，相对于现有技术只针对特定的频率点进行设计，且射频收发链路的带宽都在几十兆范围内来说，本实用新型对射频收发支路的带宽利用率高，核心处理fpga芯片的资源使用充分，能够极大地满足高速采集/发射状态下大数据量的传输要求，充分满足低轨互联网宽带卫星通信要求。
（2）本实用新型能够实现低中频和零中频两种实现方案一体化实现以及自如切换，满足不同的处理需求。
附图说明
图1为现有技术方案实现框图；
图2为本实用新型的整体结构示意图。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
实施例1
如图2所示，本实施例所述的一种基于jesd204b高速接口的零低中频收发系统，包括中频信号接收端、中频信号发送端、中频信号处理单元、基带信号处理单元以及背板，所述中频信号接收端用于接收中频信号并送入中频信号处理单元；
所述中频信号处理单元包括中频信号接收方向处理单元和中频信号发送方向处理单元，所述中频信号接收方向处理单元包括第一低噪声放大器、带通滤波器、第二低噪声放大器以及第一平衡不平衡转换器，所述第一低噪声放大器的信号输入端与所述中频信号接收端相连，所述第一低噪声放大器的信号输出端与所述带通滤波器的信号输入端相连，所述带通滤波器的信号输出端与第二低噪声放大器的信号输入端相连，所述第二低噪声放大器的信号输出端与所述第一平衡不平衡转换器的信号输入端相连；所述中频信号发送方向处理单元包括第二平衡不平衡转换器，所述第二平衡不平衡转换器的信号输出端与中频信号发送端相连；
所述基带信号处理单元包括基带信号接收方向处理单元和基带信号发送方向处理单元，所述基带信号接收方向处理单元包括i/q解调器、第一基带可编程vga滤波器、第一低通可调谐滤波器以及模数转换器，所述i/q解调器的信号输入端与所述第一平衡不平衡转换器的信号输出端相连，所述i/q解调器的信号输出端与所述第一基带可编程vga滤波器的信号输入端相连，所述第一基带可编程vga滤波器的信号输出端与所述第一低通可调谐滤波器的信号输入端相连，所述第一低通可调谐滤波器的信号输出端与所述模数转换器的信号输入端相连，所述模数转换器的信号输出端通过jesd204b高速接口与所述背板实现信号连接；所述基带信号发送方向处理单元包括数模转换器、第二低通可调谐滤波器、第二基带可编程vga滤波器以及i/q调制器，所述数模转换器的信号输入端通过jesd204b高速接口与所述背板实现信号连接，所述数模转换器的信号输出端与所述第二低通可调谐滤波器的信号输入端相连，所述第二低通可调谐滤波器的信号输出端与所述第二基带可编程vga滤波器的信号输入端相连，所述第二基带可编程vga滤波器的信号输出端与所述i/q调制器的信号输入端相连，所述i/q调制器的信号输出端与所述第二平衡不平衡转换器的信号输入端相连。
在本实施例中，零低中频收发系统集成了低噪声放大器、带通滤波器、平衡不平衡转换器、i/q调制器/解调器、高速数模转换器/模数转换器等等，在接收方向上，中频信号经低噪声放大器的放大作用后，再经带通滤波器滤波、低噪声放大器的再次放大作用后，经平衡不平衡转换器、i/q解调器处理后得到基带信号，基带信号经第一基带可编程vga滤波器、第一低通可调谐滤波器滤波后，再经模数转换器转换为数字信号，最后通过jesd204b高速数字总线送至基带原型验证中进行处理，基带原型中的fpga对接收数字信号进行滤波、下采样处理后，经过对i\q失衡处理等操作后得到基带数据；在发送方向，基带数据在基带原型中的fpga中对i\q进行校正预处理等操作后，完成上采样、滤波处理，并通过jesd204b高速数字总线将基带数据送至中频芯片原型板的数模转换器中，得到的基带模拟信号通过滤波、放大、上变频处理后得到中频信号。
本实施例中，可采用如下型号的器件来实现本实用新型的发明目的，比如，低噪声放大器可选用hmc392a，带通滤波器可选用hmc892a，基带可编程vga滤波器可选用adrf6520，低通可调谐滤波器可选用hmc1044，i/q解调器可选用ltc5594，i/q调制器可选用adl5376，模拟数字转换器ad9680-1250，数字模拟转换器ad9152,而未给出具体型号平衡不平衡转换器等则本领域技术人员可不用付出创造性劳动，即可选择合适型号的器件来实现本实用新型的发明目的。另外，需要说明的是，本实施例的背板、jesd204b接口为现有结构，故本实施例不再对其具体结构及工作原理做过多地赘述。
本实用新型的发射通道的中频中心频率为3.8ghz，通道带宽达到350m，链路增益范围0~53db可调；接收通道的中频中心频率为4.4ghz，通道带宽达到400m，链路增益范围0~53db可调，相对于现有技术只针对特定的频率点进行设计，且射频收发链路的带宽都在几十兆范围内来说，本实用新型对射频收发支路的带宽利用率高，核心处理fpga芯片的资源使用充分，能够极大地满足高速采集/发射状态下大数据量的传输要求，充分满足低轨互联网宽带卫星通信要求。
实施例2
本实施例在实施例的基础上，还包括合路单元，所述合路单元包括晶振、频率合成器、时钟缓冲器以及合路器，所述晶振与频率合成器实现信号连接，所述频率合成器的信号输出端与所述时钟缓冲器的信号输入端相连，所述时钟缓冲器的时钟信号输出端与所述背板的时钟信号输入端相连，所述时钟缓冲器的输出端与所述第二平衡不平衡转换器的输出端连接到合路器的输入端，所述合路器的输出端发射中频信号。
本实施例中，晶振、频率合成器、时钟缓冲器以及合路器均属于现有结构，故本实施例未给出具体的器件型号，本领域技术人员在知晓本实施例给出的电路结构组成及连接关系的基础上，可很容易地选择合适型号来实现本申请的发明目的，无需付出创造性劳动，故本实施例不再对晶振、频率合成器、时钟缓冲器以及合路器的具体结构及工作原理做过多地赘述。
实施例3
本实施例在实施例2的基础上，还包括第一开关和第二开关，所述第一开关设置于所述第一低噪声放大器的信号输入端，所述第二开关设置于所述第二平衡不平衡转换器的信号输出端。
本实施例的第一开关和第二开关均为射频开关，分别为第一射频开关、第二射频开关，所述第一射频开关的两个选择端分别与发射射频连接器和第二射频开关的选择端互联，所述第二射频开关的两个选择端分别与发射射频连接器和第一射频开关的选择端互联。当中频处理单元正常工作时，板载控制fpga配置两个射频开关选择与各自的射频连接器互联；当中频板进行自检流程时，板载控制fpga配置两个射频开关选择板内环回通路，实现自发自收的环回通路测试功能。板载的结构及控制原理对本领域技术人员来说，属于现有技术，故本实施例不再对板载的具体结构及工作原理做过多地赘述。
本实施例中，第一开关和第二开关采用射频开关，具体可采用hmc849alp4ce型号的射频开关来实现。
本实施例所述的零低中频收发系统的输入输出通道有零中频和低中频两个实现方案可供选择，零中频方案所需要的模数转换的频率较低，但会存在i\q失衡问题，增加数字信号处理的复杂度，而低中频方案可以规避i\q失衡等问题，降低数字信号处理的复杂度，但所需要的adc频率较高，对于设计难度较大、成本较高。本实施例中，由板载fpga实现dfe（数字前端）功能，完成数字信号处理的工作，并完成对中频板上各器件的控制，当dfe里只处理接收通道或发射通道的i通路时，等效为低中频方案；当dfe中处理接收通道或发射通道的i\q通路时，等效为零中频方案。
虽然，上文中已经用一般性说明及具体实施例对本实用新型作了详尽的描述，但在本实用新型基础上，可以对之作一些修改或改进，这对本领域技术人员而言是显而易见的。因此，在不偏离本实用新型精神的基础上所做的这些修改或改进，均属于本实用新型要求保护的范围。
1.一种基于jesd204b高速接口的零低中频收发系统，其特征在于，包括中频信号接收端、中频信号发送端、中频信号处理单元、基带信号处理单元以及背板，所述中频信号接收端用于接收中频信号并送入中频信号处理单元；
所述中频信号处理单元包括中频信号接收方向处理单元和中频信号发送方向处理单元，所述中频信号接收方向处理单元包括第一低噪声放大器、带通滤波器、第二低噪声放大器以及第一平衡不平衡转换器，所述第一低噪声放大器的信号输入端与所述中频信号接收端相连，所述第一低噪声放大器的信号输出端与所述带通滤波器的信号输入端相连，所述带通滤波器的信号输出端与第二低噪声放大器的信号输入端相连，所述第二低噪声放大器的信号输出端与所述第一平衡不平衡转换器的信号输入端相连；所述中频信号发送方向处理单元包括第二平衡不平衡转换器，所述第二平衡不平衡转换器的信号输出端与中频信号发送端相连；
所述基带信号处理单元包括基带信号接收方向处理单元和基带信号发送方向处理单元，所述基带信号接收方向处理单元包括i/q解调器、第一基带可编程vga滤波器、第一低通可调谐滤波器以及模数转换器，所述i/q解调器的信号输入端与所述第一平衡不平衡转换器的信号输出端相连，所述i/q解调器的信号输出端与所述第一基带可编程vga滤波器的信号输入端相连，所述第一基带可编程vga滤波器的信号输出端与所述第一低通可调谐滤波器的信号输入端相连，所述第一低通可调谐滤波器的信号输出端与所述模数转换器的信号输入端相连，所述模数转换器的信号输出端通过jesd204b高速接口与所述背板实现信号连接；所述基带信号发送方向处理单元包括数模转换器、第二低通可调谐滤波器、第二基带可编程vga滤波器以及i/q调制器，所述数模转换器的信号输入端通过jesd204b高速接口与所述背板实现信号连接，所述数模转换器的信号输出端与所述第二低通可调谐滤波器的信号输入端相连，所述第二低通可调谐滤波器的信号输出端与所述第二基带可编程vga滤波器的信号输入端相连，所述第二基带可编程vga滤波器的信号输出端与所述i/q调制器的信号输入端相连，所述i/q调制器的信号输出端与所述第二平衡不平衡转换器的信号输入端相连。
2.根据权利要求1所述的一种基于jesd204b高速接口的零低中频收发系统，其特征在于，还包括合路单元，所述合路单元包括晶振、频率合成器、时钟缓冲器以及合路器，所述晶振与频率合成器实现信号连接，所述频率合成器的信号输出端与所述时钟缓冲器的信号输入端相连，所述时钟缓冲器的时钟信号输出端与所述背板的时钟信号输入端相连，所述时钟缓冲器的输出端与所述第二平衡不平衡转换器的输出端连接到合路器的输入端，所述合路器的输出端发射中频信号。
3.根据权利要求1所述的一种基于jesd204b高速接口的零低中频收发系统，其特征在于，还包括第一开关和第二开关，所述第一开关设置于所述第一低噪声放大器的信号输入端，所述第二开关设置于所述第二平衡不平衡转换器的信号输出端。
4.根据权利要求3所述的一种基于jesd204b高速接口的零低中频收发系统，其特征在于，所述第一开关和第二开关均为射频开关，分别为第一射频开关、第二射频开关，所述第一射频开关的两个选择端分别与发射射频连接器和第二射频开关的选择端互联，所述第二射频开关的两个选择端分别与发射射频连接器和第一射频开关的选择端互联。
技术总结