本公开涉及微电子器件，并且更具体地涉及可适应不同操作要求的多级模数转换器及用于多级模数转换器的模数转换器级。
背景技术：
：模数转换对于许多应用是必要的。模数转换器(即，adc)是被配置用于其转换的电路。adc被配置为产生模拟信号(即，电压或电流)的二进制表示。adc被配置为划分参考信号范围，并且在每次划分时对各种电压(或电流)电平进行采样。adc还被配置为将输入信号与每个采样电平进行比较，以根据该比较而产生处于高(电压)电平或低(电压)电平的多个输出。然后可对多个输出的电平进行编码以产生输入信号的数字表示。对adc的要求可根据应用而变化。一些应用可能需要adc来处理高采样率(高带宽)，而其他应用可能需要大量位(即，高分辨率)。可能难以使一个adc同时满足这两个极端要求，因为此设备的复杂性和功率消耗将是不切实际的。例如，高分辨率adc可能需要以合理的功率电平制造和使用过多的比较电路。一种用于简化高分辨率adc的方法是分级。在分级时，多个adc被级联，使得每个adc以不断提高的分辨率将输入信号数字化。在减少所需数量的比较电路时，分级(即，多级)adc可能仍然是复杂的并且消耗相对高水平的功率，因为它们需要以下一者或多者：采样保持(s/h)电路、(t/h)电路、数模转换器(dac)、锁存器、放大器、时钟和被配置用于错误校正的处理器。而且，无法将分级adc从低带宽/高分辨率操作重新配置为高带宽/低分辨率操作。技术实现要素：本实用新型旨在提供适应具有不同分辨率和速度要求的各种应用的多级模数转换器(adc)及用于多级adc的adc级。在至少一个方面，本公开整体描述了一种多级模数转换器(adc)。该多级adc包括多个adc级，该多个adc级耦接成一序列。每个adc级包括异步电路和查找表，该异步电路和查找表被配置为输出表示参考范围内的输入信号的电平的数字样本的一部分。每个adc级还包括电平计算电路，该电平计算电路被配置为生成用于后续adc级的输入信号(即，下一个输入信号)并且生成用于后续adc级的参考范围(即，下一个参考范围)。根据该输入信号在该参考范围内的电平来生成该下一个输入信号和该下一个参考范围。该电平计算电路还被配置为将该下一个输入信号和该下一个参考范围传输到序列中的后续adc级。该多级adc还包括同步和记录电路，该同步和记录电路被配置为从该多个adc级中的每个adc级接收该数字样本的部分，并且通过将该部分按序列写入存储器中的位置来组合该部分。在另一方面，本公开整体描述了一种用于多级adc的adc级。该adc级包括前端计算电路，该前端计算电路被配置为接收输入信号和参考范围并且在多个前端输出处输出信号。该多个前端输出处的每个输出信号对应于该输入信号与该参考范围内的电平之间的比较。该adc级还包括编码电路，该编码电路接收该多个输出并且基于该多个输出来从查找表中检索数字字并在adc级输出处输出该数字字。该adc级还包括量子电平(即，电平)计算电路，该量子电平计算电路耦接到该输入信号和该多个前端输出。该量子电平计算电路被配置为确定该输入信号在该参考范围内的相对电平，并且基于该相对电平来针对该多级adc中的后续adc级修改该参考范围和该输入信号。在另一方面，本公开整体描述了一种用于将模拟信号数字化的方法。该方法包括在adc级的序列中的adc级处接收输入信号和参考范围。该方法还包括将该输入信号与该参考范围内的多个电平进行比较。该方法还包括基于该输入信号与该多个电平的比较来识别查找表中的条目。该方法还包括基于该条目来生成表示该输入信号的数字样本的一部分。该方法还包括确定该输入信号在该参考范围内的电平。该方法还包括修改该输入信号和该参考范围。该方法还包括重复上述操作(即，在adc级序列中的后续adc级处进行的接收、比较、识别、生成、确定和修改(即，后续级接收修改后的输入信号和修改后的参考范围)。在一些实施方式中，用于将模拟信号数字化的方法还可包括附加在adc级的序列中的每个adc级处生成的部分以形成该输入信号的样本。本实用新型提供的多级模数转换器(adc)及用于多级adc的adc级，能够适应具有不同分辨率和速度要求的各种应用。在以下具体实施方式及其附图内进一步解释了前述例示性
实用新型内容，以及本公开的其他示例性目标和/或优点，以及其实现方式。附图说明图1示意性地描绘了被配置为将电压信号数字化的可能电压模式adc级。图2示意性地描绘了被配置为将电流信号数字化的可能电流模式adc级。图3以图形方式描绘了用于根据本公开的实施方式的adc级的输入信号和输出信号的表示。图4以图形方式描绘了用于多级adc的输入信号和输出信号的表示。图5示意性地描绘了根据本公开的实施方式的多级adc的异步模拟部分。图6是适于用于多级adc的可行实施方式的adc级的框图。图7示意性地描绘了适于用于多级adc的可行实施方式中的adc级的量子电平计算电路和握手电路。图8示意性地描绘了根据本公开的实施方式的多级adc的同步数字部分。图9是根据本公开的实施方式的用于将模拟信号数字化的方法的流程图。附图中的部件未必相对于彼此按比例绘制。相似附图标记在若干附图中表示相应的零件。具体实施方式本公开描述了一种用于将电压或电流数字化的高度可配置的多级模数转换器(adc)。所公开的多级adc在需要将缓慢移动信号数字化的应用中消耗非常少的功率。所公开的多级adc还可为具有其他要求的应用提供自适应带宽和可选分辨率。所公开的多级adc可通过使用多个级、查找表和本地存储器存储装置来实现这些特征。与其他多级方法不同，所公开的多级adc可异步地数字化(即，没有时钟)并且不需要与电路元件(诸如采样保持(s/h)电路、(t/h)电路、数模转换器(dac)、锁存器、时钟或处理器(例如，被配置用于错误校正))相关联的复杂性或功率消耗。换句话讲，异步模拟电路可用于数字化。所公开的多级adc非常适用于低功率、低带宽信号。例如，多级adc可用于监测缓慢(例如，≤1赫兹(hz))移动状况(例如，血糖)的医疗设备和/或传感器中。多级adc在操作时可汲取非常少的电流(例如，10na)，从而延长用于医疗设备的电池的寿命。另外，监测缓慢移动信号(例如，具有1hz或更小带宽的信号)通常需要长的积分时间(例如，数秒至数分钟)。所公开的多级adc可被配置为以较短的积分时间监测缓慢移动状况。这种积分时间的缩短可允许监测系统减少对测量的占空比要求，从而允许系统通过利用非常有效的休眠-唤醒-采样-休眠过程来节省功率。换句话讲，多级adc中的adc级的全部(或一部分)可被周期性地启用以获得数字样本，并且以其他方式禁用以减少功率消耗。这些特征使所公开的多级adc适用于多种系统，包括(但不限于)葡萄糖监测系统、阻抗测量系统、计算机断层摄影系统、扫描数据采集系统、光电二极管传感器系统、x射线检测系统和语音带音频系统。所公开的多级adc可包括多个(例如，三个)adc级。所公开的多级adc是自适应的，并且adc级可基于所需的分辨率或速度被配置或重新配置。所公开的多级adc的分辨率(即，位深度)可通过提高所使用的adc级的数量而提高。所公开的多级adc的转换速度(即，数字化速度、速度)可随着级的数量的降低而降低。即，可省略(例如，禁用)多个adc级的序列中的后续adc级中的至少一个后续adc级以获得更快的数字化(即，较低分辨率)。在可行实施方式中，所公开的多级adc可被配置为以皮安(pa)分辨率(例如，应用于2微安(μa)输入信号的12位分辨率)将输入电流数字化。该感测分辨率可适用于一些医疗应用(例如，葡萄糖监测)。图1示意性地描绘了所公开的多级adc的可能adc级。adc级可被配置为根据本公开的可行实施方式将输入电压(vin)数字化。为了简化和理解，所示的adc级将输入电压映射到四个电平(即，量子电平)中的一个电平，并且随后将这四个电平编码为2位数字字。该实施方式是为了简化并且为了帮助理解而呈现的。至少出于所公开的adc级的映射和编码可在概念上类似但实际上不同的方式来实施的原因，所示的实施方式并非旨在进行限制。例如，映射和编码可更一般地使用用于将输入电压数字化的任何数量的电平和位来实施。adc级100通常可通过函数划分为前端计算部分130(即，前端部分、前端计算电路、前端)和编码部分140(即，编码器)。前端部分130可被配置为接收参考电压115(即，vref)和输入电压116(即，vin)。基于这些输入，前端部分130可被配置为在多个输出102、103、104处生成信号(例如，高电压电平或低电压电平)。每个输出102、103、104具有与输入电压和参考电压范围内的电压(即，电压电平)之间的比较相对应的信号电平(即，v<1>、v<2>、v<3>)。参考电压范围被定义为参考电压115与接地电压117之间的范围。前端的比较由多个比较器111、112、113(即，决策单元)执行，每个比较器可被实施为被配置为比较两个输入的运算放大器。多个比较器中的每个比较器具有耦接到(即，接收)输入电压116(即，vin)的第一输入和耦接到(即，接收)参考电压范围内的电压的第二输入。每个比较器接收的参考电压范围内的特定电压可由分压器110确定，该分压器包括串联耦接在参考电压115与接地电压117之间的多个电阻器(r)(例如，等值电阻器)。分压器中的电阻器可将参考电压范围划分为电压间隔(vint)(即，电压电平、量子电平、电压增量等)。分压器中的电阻器之间的节点可被耦接(即，分接)以便获得为电压增量(例如，1vint、2vint、3vint)的倍数的分接电压。每个比较器111、112、113可被配置为接收从分压器110的不同节点分接的电压。在可行实施方式中，每个比较器可在第一输入处的输入电压(vin)大于第二输入处的分接电压时输出高电压(即，高)，并且可在输入电压(vin)小于第二输入处的分接电压时输出低电压(即，低)。因为每个比较器接收增量不同的分接电压，所以比较器的输出将输入电压116映射到参考电压范围。例如，对于大约等于参考电压115的输入电压，所有输出(v<1>、v<2>、v<3>)均为高，并且对于大约等于接地电压117的输入电压116，所有输出(v<1>、v<2>、v<3>)均为低。对于接地电压117与参考电压115之间的输入电压，一些输出(v<1>、v<2>、v<3>)可为高，并且一些输出可为低。输出可响应于输入电压(vin)的电平，如温度计中的汞柱水平响应于温度。例如，下表示出了输入电压(vin)与输出(v<1>、v<2>、v<3>)之间的可能关系。表1：图1的可行实施方式的vin相对于前端输出vinv<1>v<2>v<3>vin<vint低低低vint<vin<2vint高低低2vint<vin<3vint高高低3vint<vin<4vint高高高adc级100的前端计算部分130的比较器的输出由adc级的编码部分140接收。编码部分140被配置为将多个输入(即，v<1>、v<2>、v<3>)处的模拟信号转换为该编码部分的输出125处的数字信号126。在可行实施方式中，编码部分140包括决策块。决策块120可包括电路(例如，逻辑电路)以将在多个决策块输入102、103、104处形成的信号模式转换为一个或多个决策块输出121、122、123、124处的输出。例如，v<1>、v<2>和v<3>的高/低组合可在多个决策块输出121、122、123、124中的一个决策块输出处产生高输出。在可行实施方式中，决策块120包括反相器105，该反相器耦接到前端计算部分的第一输出102。反相器105可被配置为当v<1>为低信号时将高信号(即，高于逻辑阈值的电压)输出到决策块121的第一输出。在该实施方式中，当vin<vint时，第一输出(v<0>)可为高信号(参见表1)。类似地，决策块可包括其他逻辑电路(未示出)以基于在前端输出102、103、104处形成的高/低模式来在其他决策块输出122、123、124中的一个决策块输出处产生高输出。在可行实施方式中，编码部分140还包括查找表(lut)150。lut可被配置为存储用于adc级100的所有可能的数字输出(即，样本)。lut可被实施为将数字字存储在不同行或地址处的只读存储器(rom)。决策块可访问lut以输出存储器中的特定行或地址。决策块输出处的高信号(即，和所有其他决策块输出处的低信号)可访问lut。在图1所示的实施方式中，前端计算部分130将参考电压(vref)划分为四个电平(即，增量、间隔)。这四个电压电平可由2位的数字字表示(即，n＝2m，其中n＝电平并且m＝位)。因此，图1所示的lut表150包括四个可能的2位数字字126(即，00、01、10、11)。决策块121、122、123、124的输出可将lut配置为将特定数字字耦接到adc级的输出125。在至少一些实施方式中，所描述的adc级不需要用于操作的时钟(即，异步)，并且可能不需要组合逻辑和/或顺序逻辑来生成输入信号(即，数字字)的数字表示。相反，adc可使用模拟前端来访问与输入信号相对应的查找表(lut)条目，并且使lut将条目输出为数字信号。因为lut可存储理想化的(例如，完美的)数字表示，所以adc的输出处的数字信号的伪影(例如，毛刺)可少于比由adc级使用组合逻辑和/或顺序逻辑所生成的那些伪影。所公开的adc级的其他优点可包括提高的转换速度(例如，至少部分地由于模拟前端)和减小adc级的功率消耗(例如，因为不需要时钟)。另外，作为采样过程的一部分，缺少同步可使得休眠和唤醒adc级变得更容易。图1的adc级是被配置为将模拟电压数字化的电压模式adc级，并且多级adc可包括被实施为电压模式adc级的至少一个adc级。然而，在另一种可行实施方式中，多级adc可包括被实施为电流模式adc级的至少一个adc级。电流模式adc级被配置为将模拟电流数字化。与电压模式adc级相比，电流模式adc级可提供优点。在一些实施方式中，一些优点是对接地/电源噪声的免疫、对信号线阻抗的免疫、不需要高电压增益放大器、不需要高精度电阻器/电容器、固有的低电压摆动、高速操作，和/或可在标准数字过程中容易地实现。换句话讲，随着电源电压降低，电流模式adc可以以比电压模式adc更高的频率操作。此外，在一些应用中，诸如在葡萄糖监测或光检测中，电流模式adc可与来自传感器的电流信号直接交接(即，不转换为电压)。虽然多级adc可包括所有电压模式adc级、所有电流模式adc级或它们的任何组合，但是本公开的其余部分将讨论电流模式adc级和包括所有电流模式adc的多级adc实施方式，这至少是由于上面列出有利之处。图2示意性地描绘了可与所公开的多级adc一起使用的电流模式adc级的可行实施方式。与电压模式adc级一样，电流模式adc级200通常在功能上可被划分为前端计算部分130(即，前端)和编码部分140(即，编码器)。前端部分130将输入电流(iin)映射到2n个可能电平(即，量子电平)的范围中，并且编码部分140在电流模式adc级的输出225处将映射的电平转换为n位数字表示。输出225可被配置为通过单个传输线或通过多个线(例如，总线)传送n位数字字。电流模式adc级200的前端计算130可包括多个决策单元(例如，比较器)211、212、213，该决策单元被配置为将输入电流214与参考电流范围内(即，来自电流源)的电流电平215、216、217进行比较。例如，第一比较器211(例如，被实施为反相器)可被配置为接收输入电流214(即，iin)与第一参考电流电平215(即，iref<0>)之间的差值。第一比较器211可基于该比较来输出具有电平(例如，高或低)的第一电压202(即，v<1>)。同样，第二比较器212可被配置为基于输入电流(iin)与第二参考电流电平216(iref<1>)之间的差值来输出高或低的第二电压203(即，v<2>)。第二参考电流可以比第一参考电流大电流增量。当参考电流范围被同等地划分为n个增量时，前端包括2n-1个比较器，每个比较器接收逐渐增大的电流。因此，比较器211、212、213的输出202、203、204的电压电平在多个(例如，2n-1个)前端输出202、203、204处形成高电压和低电压的序列。电流模式adc级的编码部分140可包括决策块220。决策块220可被配置为接收多个(例如，2n个)决策块输入202、203、204。决策块输入具有表示输入电流(iin)相对于参考电流范围(iref)的电平的信号(即，高或低)。例如，当输入电流高于量子电平(例如，高于iref<0>、iref<1>或iref<2n-1>)时，与量子电平和低于量子电平相对应的所有决策块输入将均为高，而高于量子电平的所有决策块输入将均为低。基于多个决策块输入处的高信号和低信号的模式，决策块200被配置为在多个(例如，2n个)决策块输出上生成特定的高模式/低模式。例如，决策块可在多个输出中的一个输出上输出高电压信号，同时在所有其他输出上输出低电压信号。在可行实施方式中，决策块220包括反相器205，该反相器耦接到第一决策块输入202。反相器205可被配置为当v<1>为低信号时将高信号(即，高于逻辑阈值的电压)输出到决策块221的第一输出。在该实施方式中，当电流低于iref<0>时，第一输出(v<0>)可为高信号。类似地，决策块可包括其他逻辑电路(未示出)以基于在前端输出202、103、204处形成的高/低模式来在其他决策块输出222、223、224中的一个决策块输出处产生高输出。电流模式adc的编码部分140还可包括查找表250(lut)，该查找表被配置为基于多个(例如，2n个)lut输入221、222、223、224处的信号电平输出所存储的数字字。lut可被实施为存储多个(例如，2n个)二进制字251、252、253、254的存储器(例如，rom存储器)。lut输入处的信号可对存储器寻址以检索输入电流的特定存储数字表示(例如，n位二进制字)。例如，多个lut输入221、222、223、224中的一个lut输入处的高信号和所有其他lut输入处的低信号可使lut在lut输出处输出特定的n位二进制字(即，信号)，在可行实施方式中，该输出是电流模式adc级的输出225。因此，电流模式adc的输出225是与输入电流(iin)相对于参考电流(iref)的电平的(例如，n位)数字字。电流模式adc级的转换可基于(至少)前端计算部分130和决策块220的模拟架构而异步。电流模式adc级的输出处的数字信号可基于所存储的条目，并且因此可不含噪声和伪影。图3以图形方式描绘了单个(电流模式)adc级的输入信号和输出信号的表示。如图所示，输入信号iin可由2n个可能样本中的任一样本表示，其中样本是n位数字字。对于许多应用，希望具有大量(例如，>64＝2n个)电平来表示转换过程中的输入信号(即，具有高分辨率)。因为adc级可包括用于转换的2n-1个决策单元，所以使用单个adc级的高分辨率转换可能是不切实际的。图4以图形方式描绘了用于多级adc的输入信号和输出信号的表示。使用三级示出转换。第一adc级可输出2n个可能n位数字字(即，样本)中的一个n位数字字，以表示输入电流相对于第一参考电流范围(即，相对于第一参考电流)的第一电平。第二adc级可输出2m个可能m位数字字中的一个m位数字字，以表示输入电流相对于第二参考电流范围的第二电平。可基于第一转换的结果来配置第二参考电流范围。第三adc级可输出2p个可能p位数字字中的一个p位数字字，以表示输入电流相对于第三参考电流范围的第三电平。可基于第二转换的结果来配置第三参考电流范围。所公开的多级adc不限于三个adc级，如图4所示，并且可行实施方式可使用更多或更少的adc级。如图所示，可调整第二adc级的参考电流范围以跨越来自第一adc级的相邻电平，其中相邻电平由第一电流电平确定。同样，可调整第三adc级的参考电流范围以跨越来自第二adc级的相邻电平，其中相邻电平由第二电流电平确定。三个adc级的位分辨率(n、m、p)可以相同或不同(即，三个adc级的电平数量可以相同或不同)。每个adc级可被配置为对后续级提供参考电流。例如，第一adc级的参考电流范围可以是固定的，但是后续adc级的参考电流范围可以基于前一个adc级的转换结果。因为转换将输入电流的相对电平映射到参考电流范围(即，输入信号在参考范围内的电平)，所以参考电流电平(即，下一个参考电平)、输入电流电平(即，量子电平)或两者均可被调整并作为输入提供给每个后续adc级。多级adc中的每个连续adc级被配置为以更高的细节水平(即，准确度)输出表征输入电流的样本。第一adc级可提供输入电流的粗略数字表示，并且每个连续adc级可提供输入电流的更精细数字表示。例如，第一adc级可输出表示输入电流的数字表示的n个最高有效位的n位；第二adc级可输出表示输入电流的数字表示的接下来m个有效位的m位；并且第三adc级可输出表示输入电流的数字表示的接下来p个有效位(即，p个最高最低有效位)的p位。输入电流的数字表示可通过将第一级的n位、第二级的m位和第三级的p位从最高有效位(msb)到最低有效位(lsb)附加数字字来形成。该附加会形成表示输入电流的n m p位的数字字。多级方法的一个优点是，尽管使用具有较低分辨率的adc级，但是所得模数转换可具有高分辨率。例如，如果多级adc具有三个adc级，并且如果adc级中的每个adc级为4位，则多级adc的组合分辨率为12位。多级方法的另一个优点是，表示输入电流所需的精度水平可由所使用的adc级的数量来确定。例如，如果精度不是必需的，则仅第一adc级可用于提供仅为n位最有效位的输入电流的数字表示，并且通过仅使用第一级，可提高转换速度(即，速度、带宽)(即，以分辨率为代价)。所公开的多级adc中的每个adc级可异步操作以输出表示模拟输入信号的数字信号(即，可执行异步转换)。在转换之后，所公开的多级adc可同步操作以附加来自每个adc级的结果，并且(在可行实施方式中)记录所得附加数字样本。因此，多级adc可包括异步部分和同步部分。图5示意性地描绘了多级adc的异步部分。所示的实施方式包括三个adc级，并且每个adc级可被实施为电压模式adc级(例如，参见图1)或电流模式adc级(例如，参见图2)。该级连接成一序列，并且第一adc级是n位分辨率adc级，第二adc级是m位分辨率adc级，并且第三adc级是p位分辨率adc级。多级adc包括第一adc级501，该第一adc级被配置为接收第一输入信号502(例如，第一输入电流)和第一参考信号503(例如，第一参考电流)。第一adc级还接收第一控制信号507。第一控制信号可针对特定功能配置第一adc级，可启用第一adc级的一个或多个特征，和/或可启用/禁用第一adc级。基于第一输入信号502和第一参考信号503，第一adc级被配置为输出第一数字输出504，如前所述。第一adc级501耦接到第二adc级510。第一adc级501还被配置为向第二adc级510提供(即，传输)第二参考信号505(next_ref)(即，用作第二adc级的参考信号)。第一adc级501还被配置为提供第一量子电平信号506(quant_level)，该第一量子电平信号对应于与第一输入信号502相关联(即，描述第一输入信号的电平)的量子电平(即，电平)。第一量子电平信号506和第一输入信号502被输入到第一握手电路508，该第一握手电路被配置为产生用于第二adc级510的第二输入信号512。多级adc还包括第二adc级510，该第二adc级被配置为接收第二输入信号512(例如，第二输入电流)和第二参考信号505(例如，第二参考电流)。第二adc级还接收第二控制信号517。第二控制信号可针对特定功能配置第二adc级，可启用第二adc级的一个或多个特征，和/或可启用/禁用第二adc级。基于第二输入信号512和第二参考信号505，第二adc级被配置为输出第二数字输出514，如前所述。第二adc级510耦接到第三adc级520。第二adc级510还被配置为向第三adc级520提供第三参考信号515(next_iref)(即，用作第二adc级的参考信号)。第二adc级510还被配置为提供第二量子电平信号516(quant_level)，该第二量子电平信号对应于与第二输入信号512相关联(即，描述第二输入信号的电平)的量子电平(即，电平)。第二量子电平信号516和第二输入信号512被输入到第二握手电路518，该第二握手电路被配置为产生用于第三adc级510的第三输入电流522。多级adc还包括第三adc级520，该第三adc级被配置为接收第三输入信号522(例如，第三输入电流)和第三参考信号515(例如，第三参考电流)。第三adc级还接收第三控制信号527。第三控制信号可针对特定功能配置第三adc级，可启用第二adc级的一个或多个特征，和/或可启用/禁用第二adc级。基于第三输入信号522和第三参考信号515，第三adc级被配置为输出第三数字输出520，如前所述。第一adc级510、第二adc级和/或第三adc级可如图6所示实施。所示的adc级包括前端计算部分130(即，前端电路)和编码部分140(即，编码电路)，如前所述。adc级还包括量子电平计算部分160(即，量子电平计算电路)。量子电平计算部分接收前端的多个输出，并且基于这些输出信号，为序列中的下一个adc级形成与输入电流的电平相对应的量子电平信号(quant_level)和参考信号(next_ref)。图7示意性地描绘了可在多级adc中用于量子电平计算并且用于adc级之间的握手的电路。所示的电路适于电流模式adc级，诸如图2所示。电流模式adc可包括量子电平计算部分710(即，量子电平计算电路)，该量子电平计算部分包括多个开关711、712、713。多个开关中的每个开关可被配置为传递或阻断参考电流范围内的增量电流215、216、217中的一个增量电流。多个开关由来自adc级的前端部分130的输出202、203、204的信号(v<1>、v<2>、v<2n-1>)控制。例如，如果前端部分130的决策单元确定输入电流(iin)介于第一参考电流水平iref<0>与第二参考电流水平iref<1>之间，则第一前端输出信号(即，v<1>)可以是高信号，并且所有其他前端输出信号(即，v<2>至v<2n-1>)可以是低信号。在该条件下，量子电平计算电路的第一开关711闭合，而另一个开关保持断开。因此，用于下一级的iref714被配置为iref<0>。握手电路720被配置为通过从当前级214的输入电流中减去由量子电平计算电路计算的电流721(iquant_level)来生成下一级的输入电流722。多级adc的输出504、514、524表示输入信号(即，msb[n-1:0])的样本的部分。如图所示，第一adc级501被配置为输出表示样本的前n个最高有效位的数字信号。第二adc级510被配置为输出表示样本的接下来m个最高有效位(即，mid[m-1:0])的数字信号。第三adc级520被配置为输出表示样本的p位最高最低有效位(即，lsb[p-1:0])的数字信号。当期望样本的精度(即，分辨率)时，所有三个adc级可用于表示输入信号502。可通过附加每个级的输出(即，msb[n-1:0]:mid[m-1:0]:lsb[p-1:0])来形成样本。当需要较低精度时，可从样本中省略(例如，用零替换)第三adc级的输出。当需要更低精度时，可从样本中省略(例如，用零替换)第三adc级的输出和第二adc级的输出。当省略adc级的输出时，adc级可被禁用、置于休眠模式或者不以其他方式用来获取数据。当一个或多个adc级被禁用或者不以其他方式用来获取数据时，可提高样本的采集速度。因此，所公开的多级adc可通过启用或禁用多级adc的adc级而适应具有不同分辨率和速度要求的各种应用。adc级501、510、520的输出504、514、524是数字信号，并且接收输出的电路可为同步的(即，需要时钟)。因此，多级adc可包括同步部分。图8示意性地描绘了多级adc的可能同步部分。同步部分800包括同步和记录电路820。同步和记录电路接收输出504、514、524，并且被配置为将它们记录在写入/读取(w/r)存储器830中，使得位以从最高有效到最低有效的次序布置。例如，输出可被附加在存储器的行831中，如图所示。换句话讲，每个adc级被配置为输出具有许多个位(即，位长度)的一部分。所得样本具有与每个部分的位长度之和相对应的总位长度。多级adc的同步部分还包括控制逻辑输入-输出(i/o)通信电路810(即，i/o通信电路)。i/o通信电路810可被配置为在多级adc与其他设备(例如，传感器)之间通信并控制其间的通信。i/o通信电路(即，模块)还可启用或禁用每个adc级，并且还可控制每个级的操作。图9是根据本公开的实施方式的用于将模拟信号数字化的方法的流程图。方法900包括在adc级950(即，第一adc级)处接收910输入信号和参考信号。然后(例如，使用模拟前端计算电路130)将所接收的输入信号与参考范围内的多个电平进行比较920。基于多次比较，识别930查找表(即，lut150、250)中的条目，并且输出该条目。换句话讲，基于条目(例如，使用编码电路140)生成表示输入信号的数字样本的位部分(即，部分)。如果在(第一)adc级之后存在adc级(即，存在下一个adc级970)，则确定980输入信号在参考范围内的相对电平(即，电平)，并且针对下一级(即，通过量子电平计算电路160)修改990输入信号和参考范围。换句话讲，形成下一个输入信号和下一个参考范围并将其用作后续adc级的输入。如上所述，接收910修改后的输入信号和参考信号作为输入信号和参考信号，并且重复该过程。该方法还包括在将数字样本的位部分(即，部分)写入960存储器位置之前或由于将该数字样本的位部分(即，部分)写入存储器位置(即，根据形成该部分的adc级)来组合(即，附加)位部分。例如，多级adc的异步部分800可按与多级adc中的adc级的次序相对应的次序将从每个adc级输出的数字字写入存储器中的位置(即，行)。在可行实施方式中，多级adc还包括同步部分，该同步部分可被配置为组合来自adc级中的每个adc级的数字信号，将该组合数字信号记录在存储器中，并且与一个或多个输入设备(例如，传感器)通信。因此，多级adc可包括i/o和控制模块810，该i/o和控制模块被配置为向adc级提供控制信号并与其他设备通信。例如，i/o和控制模块810可从血糖传感器接收电流，并且可作为输入电流提供给adc级。多级adc还可包括同步和记录部分820，该同步和记录部分可被配置为从adc级接收数字输出504、514、524并将那些输出写入存储器830(例如，读取/写入)存储器中的地址(例如，行)。在记录过程中，每个数字输出的位按照重要性次序布置。例如，n位最高有效位之后可以是m个中间有效位，继而之后是存储器830的行(即，地址)831中的p个最低有效位。在说明书和/或附图中，已经公开了典型的实施方案。本公开不限于此类示例性实施方案。术语“和/或”的使用包括一个或多个相关联列出条目的任意组合和所有组合。附图是示意性表示并且因此未必按比例绘制。除非另有说明，否则特定术语已用于通用和描述性意义，而非用于限制的目的。除非另外定义，否则本文所用的所有技术和科学术语具有与本领域的普通技术人员通常理解的含义相同的含义。可以在本公开的实践或测试中使用与本文所述的那些类似或等同的方法和材料。如本说明书中以及所附权利要求书中所用，单数形式“一个”、“一种”、“该”包括多个指代物，除非上下文另有明确规定。如本文所用的术语“包含”及其变型形式与术语“包括”及其变型形式同义地使用，并且是开放式的非限制性术语。本文所用术语“任选的”或“任选地”是指随后描述的特征、事件或情况可能发生或可能不发生，并且该描述包括所述特征、事件或情况发生的实例和不发生的实例。范围在本文中可以表达为从“约”一个特定值，和/或到“约”另一个特定值。当表达这样的范围时，一个方面包括从一个特定值和/或到另一个特定值。类似地，当值通过使用先行词“约”表达为近似值时，应当理解，该特定值形成另一个方面。还应当理解，每个范围的端点相对于另一个端点是重要的，并且独立于另一个端点。应当理解，在前述描述中，当元件诸如部件被提及为连接到另一个元件、电连接到另一个元件、耦接到另一个元件或电耦接到另一个元件时，该元件可直接在另一个元件之上，连接或耦接至另一个元件，或可存在一个或多个中间元件。相反，当元件被提及为直接连接到或直接耦接到另一个元件或层时，不存在中间元件。虽然在整个具体实施方式中可能不会通篇使用术语直接连接到…、或直接耦接到…，但是被示为直接在元件上、直接连接或直接耦接的元件能以此类方式提及。本申请的权利要求书(如果存在的话)可被修订以叙述在说明书中描述或者在附图中示出的示例性关系。一些实施方式可使用各种半导体处理和/或封装技术来实现。一些实施方式可使用与半导体基板相关联的各种类型的半导体处理技术来实现，该半导体基板包含但不限于，例如硅(si)、砷化镓(gaas)、氮化镓(gan)、碳化硅(sic)等。虽然所描述的实施方式的某些特征已经如本文所述进行了说明，但是本领域技术人员现在将想到许多修改形式、替代形式、变化形式和等同形式。因此，应当理解，所附权利要求书旨在涵盖落入具体实施的范围内的所有此类修改形式和变化形式。应当理解，这些修改形式和变化形式仅仅以举例而非限制的方式呈现，并且可以进行形式和细节上的各种变化。除了相互排斥的组合以外，本文所述的装置和/或方法的任何部分可以任意组合进行组合。本文所述的实施方式能包括所描述的不同实施方式的功能、部件和/或特征的各种组合和/或子组合。当前第1页1 2 3
技术特征：1.一种多级模数转换器，其特征在于，所述多级模数转换器包括：
多个模数转换器级，所述多个模数转换器级耦接成一序列，每个模数转换器级包括：
异步电路和查找表，所述异步电路和查找表被配置为输出表示参考范围内的输入信号的电平的数字样本的一部分；和
电平计算电路，所述电平计算电路被配置为根据所述输入信号在所述参考范围内的所述电平来生成下一个输入信号和下一个参考范围，并且将所述下一个输入信号和所述下一个参考范围传输到所述序列中的后续模数转换器级；和
同步和记录电路，所述同步和记录电路被配置为从所述多个模数转换器级中的每个模数转换器级接收所述数字样本的所述部分，通过将所述部分顺序写入存储器中的位置来组合所述部分。
2.根据权利要求1所述的多级模数转换器，其中，来自每个模数转换器级的所述数字样本的所述部分具有与每个模数转换器级的分辨率相对应的位长度；并且所述数字样本具有与每个部分的所述位长度之和相对应的总位长度。
3.根据权利要求1所述的多级模数转换器，其中，来自所述序列中的第一模数转换器级的所述数字样本的所述部分包括所述数字样本的位，所述数字样本的位比包括在来自所述序列中的后续模数转换器级的所述数字样本的所述部分中的位更高次，并且所述序列中的所述后续模数转换器级中的至少一个后续模数转换器级被禁用以获得所述数字样本的更快数字化和更低分辨率。
4.根据权利要求1所述的多级模数转换器，其中，所述多级模数转换器还包括输入-输出通信电路，所述输入-输出通信电路被配置为启用或禁用所述多个模数转换器级中的每个模数转换器级并且被配置为与耦接到所述多级模数转换器的输入设备通信，其中：
所述输入设备是被配置为输出缓慢移动信号的传感器，并且
所述多个模数转换器级的全部或一部分被周期性地启用以获得数字样本，并且或者禁用以减少功率消耗。
5.根据权利要求1所述的多级模数转换器，其中，每个模数转换器级的分辨率与所述多个模数转换器级中的其他模数转换器级的分辨率不同。
6.根据权利要求1所述的多级模数转换器，其中，所述多个模数转换器级是电流模式模数转换器级。
7.一种用于多级模数转换器的模数转换器级，其特征在于，所述模数转换器级包括：
前端计算电路，所述前端计算电路被配置为接收输入信号和参考范围，并且在多个前端输出处输出信号，每个前端输出对应于所述输入信号与所述参考范围内的电平之间的比较；
编码电路，所述编码电路接收所述多个前端输出处输出的信号并且基于所述多个前端输出处输出的信号来从查找表中检索数字字并在模数转换器级输出处输出所述数字字；和
量子电平计算电路，所述量子电平计算电路耦接到所述输入信号并耦接到所述多个前端输出，所述量子电平计算电路被配置为确定所述输入信号在所述参考范围内的相对电平，并且基于所述相对电平来针对所述多级模数转换器中的后续模数转换器级修改所述参考范围和所述输入信号。
8.根据权利要求7所述的用于多级模数转换器的模数转换器级，其中，所述前端计算电路是异步模拟电路。
9.根据权利要求7所述的用于多级模数转换器的模数转换器级，其中，所述模数转换器级是电压模式模数转换器，并且所述输入信号是电压。
10.根据权利要求7所述的用于多级模数转换器的模数转换器级，其中，所述模数转换器级是电流模式模数转换器，并且所述输入信号是电流。
11.根据权利要求7所述的用于多级模数转换器的模数转换器级，其中：
所述多个前端输出中的每个前端输出处的每个信号是与高电平或低电平相对应的电压，所述电压由比较器生成；
所述编码电路包括决策块，所述决策块包括耦接到所述多个前端输出的多个决策块输入并且还包括耦接到多个查找表输入的多个决策块输出，所述决策块被配置为基于所述多个决策块输入处的高电平电压和低电平电压的组合来在所述多个决策块输出中的一个决策块输出处输出高电平电压；并且
所述查找表被配置为存储多个数字字，每个数字字对应于所述多个查找表输入中的一个查找表输入，使得所述多个查找表输入中的一个查找表输入处的高电平电压将所述查找表配置为从所述查找表中检索所述数字字并且在模数转换器级输出处输出所述数字字。
12.根据权利要求7所述的用于多级模数转换器的模数转换器级，其中，所述查找表包括存储器，并且所述模数转换器级输出是被生成以与所述存储器中的条目相对应的数字信号，并且生成所述模数转换器级输出不包括组合逻辑或顺序逻辑。
技术总结本实用新型公开了一种多级模数转换器及用于多级模数转换器的模数转换器级。所公开的多级ADC适于其中需要对缓慢移动信号进行数字化的低功率应用，诸如葡萄糖监测。所公开的多级ADC是通用的，并且可被配置为通过使用可在分辨率与速度之间的交换中启用或禁用的ADC级来以不同带宽和分辨率进行操作。每个ADC级使用模拟比较将输入信号(例如，电压或电流)数字化，以访问以特定准确度表示该输入信号的数字信号的查找表。与其他多级方法不同，该数字化是异步的(即，不需要时钟)，并且可向该多级ADC提供简单的、速度的和低功率的操作。
技术研发人员：斯妮萨·米莉瑟维克
受保护的技术使用者：半导体元件工业有限责任公司
技术研发日：2020.08.28
技术公布日：2021.06.29
