本实用新型属于集成电路的电源监控领域，尤其涉及一种实现电源监控高效低功耗的电路。
背景技术：
随着半导体技术和电子技术的发展，便携式电子产品功能化与快速化提高了其对微处理器系统稳定性的要求，包括电源上电、掉电等情况下的数据保护、负载及电源切换引起的毛刺抗干扰等能力。在该需求下，采用电源监控的微处理器系统得到广泛应用。
现有的监控电路由rc构成的复位电路、基于施密特的电平检测电路以及采用电容充放时间不同的相位延迟等方法来实现监控目的，此类方法虽能在电源上电或者掉电时实现复位，但是对于快速的电源或者负载变化引起的毛刺干扰却并没有涉及，不适于宽输入电压和宽负载变化的应用环境。即使是现有的独立复位芯片，大多也是依赖比较器对复位阈值电压的单一检测，与基准电压源一起比较，产生电平检测信号，送入定时器后输出一定宽度的复位信号给数字逻辑控制电路。电路简单，但是在抗干扰能力和功耗方面仍存在较大缺陷。当电源高速上电时，由于基准电压启动需要时间，电平检测信号无法正常产生，导致复位失败，降低了系统的稳定性；当电源纹波较大，引起采集的电压上下抖动时，系统会被反复的复位。虽然增加比较器的带宽，可以解决上述问题，但是由此带来的功耗问题，使得电源监控芯片不适合用于低功耗产品如便携式设备。
技术实现要素：
针对现有技术存在的不足和空白，本实用新型提出一种实现电源监控高效低功耗的电路，在基于比较器的复位阈值电压检测的监控电路的基础上引入高速上电检测电路，通过该支路来提高电源电压上电的检测速度，采用上电检测信号和毛刺识别信号间的相位延迟性质巧妙地得到了去电源毛刺干扰的片内上电复位信号从而提高监控的高效性；进一步地，采用具有双反馈机制的迟滞比较器，在保证高效响应的同时降低功耗；进一步地，引入关断控制电路，即将输出的复位信号反相后作为控制信号pd控制时钟生成电路关断，当复位结束时关断时钟产生电路，降低了系统的静态功耗。与现有的电压检测监控电路相比，本实用新型引入了高速上电检测电路，避免了因比较器翻转不及或是电源毛刺干扰所引起的复位失效问题，同时引入时钟关断电路，在复位完成后关断时钟产生电路，有效地降低了功耗。
本实用新型具体采用以下技术方案：
一种实现电源监控高效低功耗的电路，其特征在于，包括：分压电路、基准电压源、比较器、高速上电检测电路、或非门、时钟产生及关断电路、延时模块和输出驱动模块；
所述分压电路由串联电阻组成，一端接电源，另一端接地，公共端vdiv接比较器的“ ”输入端；所述基准电压源的输出端vref接比较器的“-”输入端；所述比较器的输出端vo经一级反相器接或非门nor的一个输入端；所述或非门nor的另一输入端接高速上电检测电路的输出端vdet，输出端接延时模块的触发信号端r；所述延时模块为由多个d触发器构成的延时电路，其时钟输入端接时钟产生及关断电路的时钟信号输出端，一个输出端q接输出驱动模块的输入端，另一输出端q’接时钟产生及关断电路的关断信号pd端；所述输出驱动模块连接微处理器；
所述分压电路用于产生与输入电压成一定比例的复位阈值电压；所述基准电压源用于产生与电源电压和温度无关的基准电压；所述比较器用于将分压后的电压与基准电压进行对比，当达到阈值电压后，输出高电平，经反相后与片内复位信号共同控制延时模块的使能端，进而产生具有一定时延的复位信号；所述高速上电检测电路用于产生具有抗干扰能力的电源监控电路的片内复位信号；所述时钟产生及关断电路用于产生延时单元的时钟信号，以及关断时钟产生电路；所述延时模块用于计时，计时时间由d触发器的个数n确定。
优选地，所述高速上电检测电路包括：电平检测模块、偏置模块、毛刺去干扰模块、第二反相器inv2、第三反相器inv3和与非门nand；
所述电平检测模块包括：第一电阻r1、第一电容c1、第一pmos管pm1、第二pmos管pm2和第一反相器inv1；所述第一电阻r1的一端接电源vcc，另一端接第一电容c1；所述第一电容c1的另一端接地gnd；所述第一pmos管pm1的源极接电源，漏极接第二pmos管pm2的源极，第一pmos管pm1和第二pmos管pm2的栅极接到第一电阻r1和第一电容c1的公共端，第二pmos管pm2的漏极接第二反相器inv2的输入端；
所述偏置模块包括第一电流源ibias1、第一nmos管nm1和第二nmos管nm2；所述第一电流源ibias1一端接电源vcc，另一端接第一nmos管nm1的漏极和栅极；所述第一nmos管nm1的源极接地；所述第二nmos管nm2的栅极接到第一nmos管nm1的栅极，源极接地，漏极接第二反相器inv2的输入端；
所述毛刺去干扰模块包括第二电流源ibias2、第三pmos管pm3、第四pmos管pm4和第二电容c2；所述第二电流源ibias2一端接地，另一端接第三pmos管pm3的漏极；所述第三pmos管pm3的漏极与栅极相接，源极接电源vcc；所述第四pmos管pm4的栅极接第三pmos管pm3的栅极，源极接电源vcc，漏极接第二电容c2的一端，并接到与非门nand的一个输入端；所述第二电容c2的另一端接地；所述第二反相器inv2的输出端接第三反相器inv3的输入端，第三反相器inv3的输出端接与非门nand的另一输入端。
优选地，所述时钟产生及关断电路包括：时钟关断控制电路、第一比较器a1、第二比较器a2和输出控制电路；
所述第一比较器a1的正向输入端接第五反相器inv5的输入端，并连接第六pmos管pm6和第九pmos管pm9的漏极，负向输入端接第五反相器inv5的输出端和第六反相器inv6的输入端，输出端接第二比较器a2的负向输入端v1；所述第二比较器a2的正向输入端接电阻r2和电容c3的公共端，电阻r2的另一端接电源，电容c3的另一端接地；所述第二比较器a2的负向输出端接第五pmos管pm5的栅极，正向输出端接第六pmos管pm6的栅极；所述第五pmos管pm5和第六pmos管pm6的源极接电源，第五pmos管pm5的漏极接第八nmos管nm8的漏极，第六pmos管pm6的漏极接第九nmos管nm9的漏极；第七nmos管nm7的漏极与第八nmos管nm8和第九nmos管nm9的栅极连接，源极与第八nmos管nm8和第九nmos管nm9的源极连接并接地，栅极接时钟关断控制电路。
优选地，所述时钟关断控制电路包括：第四反相器inv4、第三nmos管nm3、第四nmos管nm4、第五nmos管nm5、第六nmos管nm6和基准电流源ibias；
所述第四反相器inv4的输入端和第四nmos管nm4的栅极接第七nmos管nm7的栅极；所述第四反相器inv4的输出端接第三nmos管nm3的栅极；所述第三nmos管nm3的漏极接基准电流源ibias和第五nmos管nm5的漏极，源极分别接第四nmos管nm4的漏极、第五nmos管nm5的栅极和第六nmos管nm6的栅极；所述第四nmos管nm4、第五nmos管nm5和第六nmos管nm6的源极均接地；所述第六nmos管nm6的漏极接ib，ib由基准电流源ibias镜像产生。
优选地，所述第一比较器a1和第二比较器a2采用迟滞比较器。
优选地，所述第一pmos管pm1和第二pmos管pm2替换为2个以上pmos管串联构成的电平检测网络。
相比于现有技术，本实用新型及其优选方案具有以下有益效果：本实用新型在基于比较器的复位阈值电压检测的监控电路的基础上引入高速上电检测电路，通过该支路来提高电源电压上电的检测速度，采用上电检测信号和毛刺识别信号间的相位延迟性质巧妙地得到了去电源毛刺干扰的片内上电复位信号从而提高监控的高效性；进一步地，采用具有双反馈机制的迟滞比较器，在保证高效响应的同时降低功耗；进一步地，引入关断控制电路，即将输出的复位信号反相后作为控制信号pd控制时钟生成电路关断，当复位结束时关断时钟产生电路，降低了系统的静态功耗。与现有电源监控电路相比，本实用新型引入了高速上电检测电路，避免了因比较器翻转不及或是电源毛刺干扰所引起的复位失效问题，同时引入时钟关断电路，在复位完成后关断时钟产生电路，有效地降低了功耗。
附图说明
下面结合附图和具体实施方式对本实用新型进一步详细的说明：
图1为本实用新型实施例处理器监控电路原理示意图；
图2为本实用新型实施例高速上电检测电路原理示意图；
图3为本实用新型实施例带关断控制电路的时钟产生电路原理示意图。
具体实施方式
为让本专利的特征和优点能更明显易懂，下文特举实施例，作详细说明如下：
如图1-图3所示，本实施例提供了一种实现电源监控高效低功耗的电路，包括：分压电路、基准电压源、比较器、高速上电检测电路、或非门、时钟产生及关断电路、延时模块和输出驱动模块。
分压电路由串联电阻组成，一端接电源，另一端接地，公共端vdiv接比较器的“ ”输入端；基准电压源的输出端vref接比较器的“-”输入端；比较器的输出端vo经一级反相器接或非门nor的一个输入端；或非门nor的另一输入端接高速上电检测电路的输出端vdet，输出端接延时模块的触发信号端r；延时模块为由多个d触发器构成的延时电路，其时钟输入端接时钟产生及关断电路的时钟信号输出端，一个输出端q接输出驱动模块的输入端，另一输出端q’接时钟产生及关断电路的关断信号pd端；输出驱动模块连接微处理器，输出驱动模块的输出端经过整形后分别产生复位信号
分压电路用于产生与输入电压成一定比例的复位阈值电压；基准电压源用于产生与电源电压和温度无关的基准电压；比较器用于将分压后的电压与基准电压进行对比，当达到阈值电压后，输出高电平，经反相后与片内复位信号共同控制延时模块的使能端，进而产生具有一定时延的复位信号；高速上电检测电路用于产生具有抗干扰能力的电源监控电路的片内复位信号；时钟产生及关断电路用于产生延时单元的时钟信号，以及关断时钟产生电路；延时模块用于计时，计时时间t由d触发器的个数n确定，t=2n×tclk。
高速上电检测电路包括：电平检测模块、偏置模块、毛刺去干扰模块、第二反相器inv2、第三反相器inv3和与非门nand；
电平检测模块包括：第一电阻r1、第一电容c1、第一pmos管pm1、第二pmos管pm2和第一反相器inv1；第一电阻r1的一端接电源vcc，另一端接第一电容c1；第一电容c1的另一端接地gnd；第一pmos管pm1的源极接电源，漏极接第二pmos管pm2的源极，第一pmos管pm1和第二pmos管pm2的栅极接到第一电阻r1和第一电容c1的公共端，第二pmos管pm2的漏极接第二反相器inv2的输入端；
偏置模块包括第一电流源ibias1、第一nmos管nm1和第二nmos管nm2；第一电流源ibias1一端接电源vcc，另一端接第一nmos管nm1的漏极和栅极；第一nmos管nm1的源极接地；第二nmos管nm2的栅极接到第一nmos管nm1的栅极，源极接地，漏极接第二反相器inv2的输入端；
毛刺去干扰模块包括第二电流源ibias2、第三pmos管pm3、第四pmos管pm4和第二电容c2；第二电流源ibias2一端接地，另一端接第三pmos管pm3的漏极；第三pmos管pm3的漏极与栅极相接，源极接电源vcc；第四pmos管pm4的栅极接第三pmos管pm3的栅极，源极接电源vcc，漏极接第二电容c2的一端，并接到与非门nand的一个输入端；第二电容c2的另一端接地；第二反相器inv2的输出端接第三反相器inv3的输入端，第三反相器inv3的输出端接与非门nand的另一输入端；nand的输出端记为信号vdet。
如图2所示，在本实施中，第一pmos管pm1和第二pmos管pm2构成的电平检测网络。其也可以根据需要替换为2个以上pmos管串联构成的电平检测网络，该多个pmos管之间的连接方式与第一pmos管pm1和第二pmos管pm2的连接方式相同。
其中，便携式微处理器系统稳定性即为本实施例的改进对象，其优选装置为电源监控系统。
时钟产生及关断电路包括：时钟关断控制电路、第一比较器a1、第二比较器a2和输出控制电路；
第一比较器a1的正向输入端接第五反相器inv5的输入端，并连接第六pmos管pm6和第九pmos管pm9的漏极，负向输入端接第五反相器inv5的输出端和第六反相器inv6的输入端，输出端接第二比较器a2的负向输入端v1；第二比较器a2的正向输入端接电阻r2和电容c3的公共端，电阻r2的另一端接电源，电容c3的另一端接地；第二比较器a2的负向输出端接第五pmos管pm5的栅极，正向输出端接第六pmos管pm6的栅极；第五pmos管pm5和第六pmos管pm6的源极接电源，第五pmos管pm5的漏极接第八nmos管nm8的漏极，第六pmos管pm6的漏极接第九nmos管nm9的漏极；第七nmos管nm7的漏极与第八nmos管nm8和第九nmos管nm9的栅极连接，源极与第八nmos管nm8和第九nmos管nm9的源极连接并接地，栅极接时钟关断控制电路。
时钟关断控制电路包括：第四反相器inv4、第三nmos管nm3、第四nmos管nm4、第五nmos管nm5、第六nmos管nm6和基准电流源ibias；
第四反相器inv4的输入端和第四nmos管nm4的栅极接第七nmos管nm7的栅极；第四反相器inv4的输出端接第三nmos管nm3的栅极；第三nmos管nm3的漏极接基准电流源ibias和第五nmos管nm5的漏极，源极分别接第四nmos管nm4的漏极、第五nmos管nm5的栅极和第六nmos管nm6的栅极；第四nmos管nm4、第五nmos管nm5和第六nmos管nm6的源极均接地；第六nmos管nm6的漏极接ib，ib由基准电流源ibias镜像产生。第一比较器a1和第二比较器a2的的尾电流源分别为nib和mib，ib可由关断控制基准电流源ibias镜像产生，其中n和m为比例系数，在本实施例中，ib取200na，n和m分别为4和6。
在本实施例中，第一比较器a1和第二比较器a2采用迟滞比较器。
在本实施例中，分压电路包括：由电阻串联构成，根据电源监控的业界标准值选择节点阈值电压vdiv=2.93v（@vcc=3.3v）和vdiv=4.63v（@vcc=5v），通过将电阻分设为单位电阻进行连接，通过修调单位电阻的连接个数来完成两个阈值电压的切换。
高速上电检测电路中，将具有相位延迟的上电检测信号c和毛刺识别信号b进行与非运算后得到一定延时长度t1（t1由r1、c1、c2决定）的高电平信号vdet。该电路的具体实施过程是：电源通过电阻r1和电容c1充电，经过反相器inv1后送低电平信号给由n个（比如n=2即为图2所示的）pmos管组成的电平检测网络。开始时，a点的电平持续为低，当电源电压上升至使得n个pmos管均导通后翻转为高电平，a点波形经过反相器inv2、inv3整形后得到波形c，c与毛刺识别信号b一起送入与非门nand，得到上电检测电路的输出信号vdet。由于检测电平a紧随着电源电压变化，所以vdet能够快速地跟上电源变化，从而弥补了图1中比较器支路在高速上电时不能及时翻转导致复位失效的问题，提高了复位有效性。如图2所示，毛刺抗干扰电路由基准电流源ibias控制电容c2充放电，该支路输出毛刺识别信号b的电平翻转和维持时间只与ibias和c2有关，而与电源电压vcc无关。
本实施例在时钟产生电路中，引入关断控制电路，即将输出的复位信号反相后作为控制信号pd给关断控制电路，当复位结束时关断时钟产生电路，降低了系统的静态功耗。复位信号reset为持续一定时间长度t的低电平信号，时间长度t由延时单元中设置的d触发器个数n决定，t=2n×tclk；复位信号反相后作为关断控制电路的pd信号，低电平有效。如图3所示，当pd=0时，nm3导通，nm4截止，nm5的栅漏导通，与ibias、nm6构成电流镜，ib与ibias以一定比例供给时钟产生电路，时钟产生电路开始工作；当pd=1时，nm3截止，nm4导通，nm5和nm6截止，ib=0，时钟产生电路停止工作。
时钟产生及关断电路将输出的复位信号反相后作为控制信号pd传输给时钟关断控制电路，低电平有效；当复位结束时用于关断时钟产生电路。
在本实施例中，第一电阻r1和第一电容c1构成rc串联电路，电容上电压为vc=vcc（1-exp（-t/rc））；上电时，充放时间t和vc紧随vcc的变化而变化，且vc经过inv1整形后由pm1和pm2构成的电平检测网络控制电平翻转形成高电平输出，记为信号a（该电平翻转点可根据电平检测网络的pmos管的串联个数进行调整）；毛刺抗干扰电路由基准电流源ibias控制电容c2充放电，该支路输出信号b的电平翻转和维持时间只与ibias和c2有关，而与电源电压vcc无关；信号a经反相整形后得信号c与信号b因翻转电平的不同存在相位延时，二者经过与非运算后得到具有毛刺抗干扰功能的片内复位信号vdet；该信号与比较器的输出反相信号vo’经过或运算后得到触发信号r给延时单元的r触发端，信号r既是触发信号同时也是片内上电复位信号。该r信号不仅保证了电源监控电路内部触发器的可靠工作，更是保证了电源快速上电后电源监控电路对微处理器的复位有效性。引入关断控制模块，在复位完成的同时关断时钟电路，保证了系统的低功耗。其实现过程如下：当电源快速上电时，电平检测网络先于比较器做出响应并发出触发信号使得电源监控电路中延时单元的开始工作，同时将复位信号传给微处理器，当比较器工作稳定后，监控电路继续平稳地输出复位信号并将其反相信号送给延时单元，当到达预设时间值后关断时钟产生电路，降低了功耗。
本专利不局限于上述最佳实施方式，任何人在本专利的启示下都可以得出其它各种形式的实现电源监控高效低功耗的电路，凡依本实用新型申请专利范围所做的均等变化与修饰，皆应属本专利的涵盖范围。
1.一种实现电源监控高效低功耗的电路，其特征在于，包括：分压电路、基准电压源、比较器、高速上电检测电路、或非门、时钟产生及关断电路、延时模块和输出驱动模块；
所述分压电路由串联电阻组成，一端接电源，另一端接地，公共端vdiv接比较器的“ ”输入端；所述基准电压源的输出端vref接比较器的“-”输入端；所述比较器的输出端vo经一级反相器接或非门nor的一个输入端；所述或非门nor的另一输入端接高速上电检测电路的输出端vdet，输出端接延时模块的触发信号端r；所述延时模块为由多个d触发器构成的延时电路，其时钟输入端接时钟产生及关断电路的时钟信号输出端，一个输出端q接输出驱动模块的输入端，另一输出端q’接时钟产生及关断电路的关断信号pd端；所述输出驱动模块连接微处理器；
所述分压电路用于产生与输入电压成一定比例的复位阈值电压；所述基准电压源用于产生与电源电压和温度无关的基准电压；所述比较器用于将分压后的电压与基准电压进行对比，当达到阈值电压后，输出高电平，经反相后与片内复位信号共同控制延时模块的使能端，进而产生具有一定时延的复位信号；所述高速上电检测电路用于产生具有抗干扰能力的电源监控电路的片内复位信号；所述时钟产生及关断电路用于产生延时单元的时钟信号，以及关断时钟产生电路；所述延时模块用于计时，计时时间由d触发器的个数n确定。
2.根据权利要求1所述的实现电源监控高效低功耗的电路，其特征在于：所述高速上电检测电路包括：电平检测模块、偏置模块、毛刺去干扰模块、第二反相器inv2、第三反相器inv3和与非门nand；
所述电平检测模块包括：第一电阻r1、第一电容c1、第一pmos管pm1、第二pmos管pm2和第一反相器inv1；所述第一电阻r1的一端接电源vcc，另一端接第一电容c1；所述第一电容c1的另一端接地gnd；所述第一pmos管pm1的源极接电源，漏极接第二pmos管pm2的源极，第一pmos管pm1和第二pmos管pm2的栅极接到第一电阻r1和第一电容c1的公共端，第二pmos管pm2的漏极接第二反相器inv2的输入端；
所述偏置模块包括第一电流源ibias1、第一nmos管nm1和第二nmos管nm2；所述第一电流源ibias1一端接电源vcc，另一端接第一nmos管nm1的漏极和栅极；所述第一nmos管nm1的源极接地；所述第二nmos管nm2的栅极接到第一nmos管nm1的栅极，源极接地，漏极接第二反相器inv2的输入端；
所述毛刺去干扰模块包括第二电流源ibias2、第三pmos管pm3、第四pmos管pm4和第二电容c2；所述第二电流源ibias2一端接地，另一端接第三pmos管pm3的漏极；所述第三pmos管pm3的漏极与栅极相接，源极接电源vcc；所述第四pmos管pm4的栅极接第三pmos管pm3的栅极，源极接电源vcc，漏极接第二电容c2的一端，并接到与非门nand的一个输入端；所述第二电容c2的另一端接地；所述第二反相器inv2的输出端接第三反相器inv3的输入端，第三反相器inv3的输出端接与非门nand的另一输入端。
3.根据权利要求2所述的实现电源监控高效低功耗的电路，其特征在于：所述时钟产生及关断电路包括：时钟关断控制电路、第一比较器a1、第二比较器a2和输出控制电路；
所述第一比较器a1的正向输入端接第五反相器inv5的输入端，并连接第六pmos管pm6和第九pmos管pm9的漏极，负向输入端接第五反相器inv5的输出端和第六反相器inv6的输入端，输出端接第二比较器a2的负向输入端v1；所述第二比较器a2的正向输入端接电阻r2和电容c3的公共端，电阻r2的另一端接电源，电容c3的另一端接地；所述第二比较器a2的负向输出端接第五pmos管pm5的栅极，正向输出端接第六pmos管pm6的栅极；所述第五pmos管pm5和第六pmos管pm6的源极接电源，第五pmos管pm5的漏极接第八nmos管nm8的漏极，第六pmos管pm6的漏极接第九nmos管nm9的漏极；第七nmos管nm7的漏极与第八nmos管nm8和第九nmos管nm9的栅极连接，源极与第八nmos管nm8和第九nmos管nm9的源极连接并接地，栅极接时钟关断控制电路。
4.根据权利要求3所述的实现电源监控高效低功耗的电路，其特征在于：所述时钟关断控制电路包括：第四反相器inv4、第三nmos管nm3、第四nmos管nm4、第五nmos管nm5、第六nmos管nm6和基准电流源ibias；
所述第四反相器inv4的输入端和第四nmos管nm4的栅极接第七nmos管nm7的栅极；所述第四反相器inv4的输出端接第三nmos管nm3的栅极；所述第三nmos管nm3的漏极接基准电流源ibias和第五nmos管nm5的漏极，源极分别接第四nmos管nm4的漏极、第五nmos管nm5的栅极和第六nmos管nm6的栅极；所述第四nmos管nm4、第五nmos管nm5和第六nmos管nm6的源极均接地；所述第六nmos管nm6的漏极接ib，ib由基准电流源ibias镜像产生。
5.根据权利要求3或4所述的实现电源监控高效低功耗的电路，其特征在于：所述第一比较器a1和第二比较器a2采用迟滞比较器。
6.根据权利要求2-4其中任一所述的实现电源监控高效低功耗的电路，其特征在于：所述第一pmos管pm1和第二pmos管pm2替换为2个以上pmos管串联构成的电平检测网络。
技术总结