封装结构和封装方法与流程

1.本发明属于半导体技术领域，具体涉及一种封装结构和封装方法。


背景技术：

2.晶圆级芯片封装(waferlevel chip size packaging，wlcsp)技术是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术，封装后的芯片尺寸与裸片一致。晶圆级芯片封装技术颠覆了传统封装如陶瓷无引线芯片载具(ceramic leadless chipcarrier)、有机无引线芯片载具(organic leadless chipcarrier)的模式，顺应了市场对微电子产品日益轻、小、短、薄化和低价化要求。经晶圆级芯片封装技术封装后的芯片达到了高度微型化，芯片成本随着芯片的减小和晶圆尺寸的增大而显著降低。晶圆级芯片封装技术是可以将ic设计、晶圆制造、封装测试、整合为一体的技术，是当前封装领域的热点和发展趋势。
3.现有的晶圆级封装技术中，特别是对于影像传感芯片的封装，通常会在半导体晶圆形成有器件的一面上覆盖一个上盖基板，以保护器件在封装过程中不受损伤和污染，对器件起到保护作用。
4.随着晶圆级芯片封装的微型化趋势，晶圆级芯片上集成的成品芯片封装体越多，单个成品芯片封装体的尺寸也就越小，对应的感应区与空腔侧壁之间的距离也就越小，光线反射对感应区的干扰也就越明显。
5.中国专利cn205789975u公开了一种影像传感器封装结构，其使用内侧壁呈齿条状，且高于100微米的围堰代替低的光刻胶聚合物围堰，增加了围堰的高度，透光盖板表面污染颗粒与感光区的距离增加，光线经颗粒阻挡到达感光区的影响面积变小；围堰内侧壁呈齿条状，且齿槽为弧形，可使围堰内侧壁粗糙，无法形成镜面，从而有效抑制斜射光线或感光区反射光线在围堰内侧壁的反射，减少入射到感光区的干扰光线，提高成像质量。但是其加高墙壁，特别是100um以上墙壁，使最终封装体的厚度大幅度增加，与现有微型化，轻薄化趋势相违背(一般墙壁高度30～40um)。
6.如何提供一种结构轻薄、且可以减少入射到感光区的干扰光线的封装结构和方法，是一个急需解决的问题。


技术实现要素：

7.本发明一实施例提供一种封装结构，用于解决现有技术中无法同时满足轻薄和抗干扰的问题，包括：
8.一种封装结构，包括：
9.芯片单元，所述芯片单元的第一表面包括感应区域；
10.上盖板，所述上盖板覆盖所述芯片单元的第一表面；
11.支撑结构，位于所述上盖板和芯片单元之间，且所述感应区域位于所述支撑结构和所述芯片单元的第一表面围成的空腔之内，其中，
12.所述空腔的内壁表面覆盖有吸光层。
13.一实施例中，所述吸光层延伸至所述支撑结构和芯片单元之间。
14.一实施例中，所述吸光层与芯片单元的第一表面之间胶合。
15.一实施例中，所述吸光层为黑色的键合胶。
16.一实施例中，所述芯片单元还包括：
17.位于所述感应区域外的焊垫；
18.从所述芯片单元的与第一表面相对的第二表面贯穿所述芯片单元的通孔，所述通孔暴露出所述焊垫；
19.覆盖所述芯片单元第二表面和所述通孔侧壁表面的绝缘层；
20.位于所述绝缘层表面且与所述焊垫电连接的金属层；
21.位于所述金属层和所述绝缘层表面的阻焊层，所述阻焊层具有暴露出部分所述金属层的开孔；
22.填充所述开孔，并暴露在所述阻焊层表面之外的外接凸起。
23.一实施例中，所述上盖板被设置成预设的厚度、和/或形状、和/或其表面覆盖有遮光层，以使得从所述上盖板的侧壁反射的光线不能直接照射或减少照射至所述感应区域。
24.本申请还公开了一种封装结构的封装方法，包括：
25.提供一晶圆，所述晶圆包括多个阵列排布的芯片单元；
26.提供一上盖板，在上盖板表面制作具有空腔的支撑结构；
27.将支撑结构结合于芯片单元的第一表面上；
28.通过切割工艺分割所述晶圆、上盖板和支撑结构，形成多个芯片单元的封装结构。
29.一实施例中，还包括：
30.在支撑结构与所述第一表面相对的表面上形成一层黑色键合胶；
31.将支撑结构结合于芯片单元的第一表面上，并在控制压力和温度，使得黑色键合胶流动至空腔侧壁上。
32.一实施例中，在完成支撑结构的制作后，还包括：
33.在上盖板面向晶圆的一侧沉积一层吸光层；
34.对位于空腔内，且与感应区域相对的吸光层进行刻蚀；
35.将吸光层结合于芯片单元的第一表面上。
36.一实施例中，采用图形网板印刷，直接在空腔的内壁形成吸光层。
37.与现有技术相比，本发明中通过在空腔的内壁表面覆盖有吸光层，可以吸收通过空腔侧壁的反射光线，避免该光线干扰正面感应区域。
附图说明
38.为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
39.图1是本申请实施方式1中封装结构的剖视图；
40.图2是现有技术中，光线对感应区域干扰的光路图；
41.图3至12是本申请实施方式1中封装结构所形成的中间结构的示意图；
42.图13是本申请实施方式2中封装结构的剖视图；
43.图14至18是本申请实施方式2中封装结构所形成的中间结构的示意图；
44.图19是本申请实施方式3中制作吸光层的结构示意图。
具体实施方式
45.通过应连同所附图式一起阅读的以下具体实施方式将更完整地理解本发明。本文中揭示本发明的详细实施例；然而，应理解，所揭示的实施例仅具本发明的示范性，本发明可以各种形式来体现。因此，本文中所揭示的特定功能细节不应解释为具有限制性，而是仅解释为权利要求书的基础且解释为用于教示所属领域的技术人员在事实上任何适当详细实施例中以不同方式采用本发明的代表性基础。
46.实施例1
47.本实施例提供了一种封装结构，参考图1，封装结构包括芯片单元10和上盖板20。
48.一实施例中，芯片单元优选为图像传感器芯片单元。
49.芯片单元10具有第一表面10a和与第一表面10a相对的第二表面10b，第一表面10a包括感应区域11。
50.芯片单元10还包括焊垫12、通孔(未标示)、绝缘层13、金属层14、阻焊层15和外接凸起16。
51.焊垫12位于感应区域11外；通孔从芯片单元的与第一表面相对的第二表面贯穿，通孔暴露出焊垫12；绝缘层13覆盖芯片单元第二表面和所述通孔侧壁表面；金属层14位于绝缘层13表面且与焊垫12电连接；阻焊层15位于金属层14和绝缘层13表面，阻焊层15具有暴露出部分金属层14的开孔；外接凸起16填充开孔，并暴露在阻焊层15表面之外。
52.上盖板20包括第一表面20a和与第一表面20a相对的第二表面20b，第一表面20a设置有支撑结构30，且上盖板20覆盖芯片单元10的第一表面10a，支撑结构30支撑于上盖板20和芯片单元10之间，且感应区域11位于支撑结构30和芯片单元10的第一表面10a围成的空腔31之内。
53.结合图2所示，4种光线由同一光源发出经过上盖板(高透光玻璃)到达感光区，其中光线s2经过上盖板，并被空腔侧壁反射，对感光区形成干扰。随着晶圆厂技术发展，封装尺寸微型化的需要，芯片非感应区部分的尺寸会越来越小，即空腔侧壁反射面与感应区的距离会不断缩小，经由该面反射到达感应区的光线会变多，干扰也变多变强，从而影响最终成像质量，图像的边缘区域影响最大，会产生炫光现象。
54.为了克服图2中光线s2的干扰，本实施例在空腔31的侧壁上覆盖一层吸光层40。
55.一实施例中，吸光层40采用黑色的键合胶，该黑色的键合胶延伸至支撑结构30和芯片单元10的接触面之间。
56.该技术方案中，黑色的键合胶一方面可以实现支撑结构和芯片单元之间的粘合，另一方面，其覆盖在空腔的内壁上，可以吸收通过空腔侧壁的反射光线。
57.参考图2所示，为了克服光线s1和s3的干扰，上盖板20被设置成预设的厚度、和/或形状、和/或其表面覆盖有遮光层，以使得从所述上盖板的侧壁反射的光线不能直接照射或减少照射至所述感应区域。
58.光线s1是经过上盖板侧边反射的光线，是干扰光线；光线s3经过上盖板侧边反射，
并透过空腔侧壁/侧壁键合胶(非吸光键合胶)的光线，是干扰光线。
59.一实施例中，上盖板20第二表面20a的面积小于第一表面20b的面积(未图示)，该封装结构可以减少入射至所述感应区域的干扰光线。例如，上盖板的侧壁包括了垂直壁和倾斜壁，所述倾斜壁的第一端与所述上盖板的第二表面的边缘连接，其相对的第二端与垂直壁的顶端连接。具有倾斜壁的侧壁结构可以使得原来在所述侧壁上发生反射的光线不能再进入上盖板结构，减少了从上盖板侧壁反射进入感应区域的干扰光线，从而可以提高作为影像传感器的芯片封装结构的成像质量。该技术为现有技术(cn205050824u)，不再赘述。
60.一实施例中，上盖板20表面设置有遮光层(图未示)，遮光层覆盖在上盖板的与第一表面相对的第二表面上，或设置在上盖板20的侧面，并暴露出与所述感应区域相对的中间区域。该封装结构可以减少入射至所述感应区域的干扰光线。该技术为现有技术(cn204991711u、cn105244360a、cn106449546a)，不再赘述。
61.一实施例中，上盖板具有预设厚度，预设厚度为50μm～200μm，使得从上盖板的侧壁反射的光线不能直接照射感应区域。该技术为现有技术(105118843a)，不再赘述。
62.对应地，本发明实施例提供了一种封装方法，用于形成如图1所示的封装结构。请参考图3至图12，为本发明实施例的封装方法的封装过程中形成的中间结构示意图。
63.首先，参考图3和4，提供待封装晶圆200，其中，图3为待封装晶圆200的俯视结构示意图，图4为图3沿a
‑
a1的剖视图。
64.芯片单元10具有第一表面10a和与第一表面10a相对的第二表面10b，第一表面10a包括感应区域11。
65.待封装晶圆200具有多个芯片单元10和位于芯片单元10之间的切割道区域210。
66.本实施例中，待封装晶圆200上的多个芯片单元10呈阵列排布，切割道区域210位于相邻的芯片单元10之间，后续沿切割道区域210对待封装晶圆200进行切割，可以形成多个包括芯片单元10的芯片封装结构。
67.本实施例中，芯片单元10为图像传感器芯片单元，芯片单元10具有感应区域11和位于感应区域11之外的焊垫12。感应区域11为光学感应区，例如，可以由多个光电二极管阵列排布形成，光电二极管可以将照射至感应区域11的光学信号转化为电学信号。焊垫12作为感应区域11内器件与外部电路连接的输入和输出端。
68.在一些实施例中，芯片单元10形成于硅衬底上，芯片单元10还可以包括形成于硅衬底内的其他功能器件。
69.需要说明的是，在本发明实施例的封装方法的后续步骤中，为了简单明了起见，仅以图3所示的沿所述待封装晶圆200的a
‑
a1方向的截面图为例进行说明，在其他区域执行相似的工艺步骤。
70.接着，参考图5
‑
7所示，提供上盖板20，上盖板20包括第一表面20a以及与第一表面20a相对的第二表面20b，在上盖板20的第一表面20a形成多个支撑结构30，支撑结构30与上盖板20的第一表面20a围成的凹槽结构与待封装晶圆200上的感应区域11相对应。
71.本实施例中，上盖板20在后续工艺中覆盖待封装晶圆200的第一表面10a，用于对待封装晶圆200上的感应区域11进行保护。由于需要光线透过上盖板20到达感应区域11，因此，上盖板20具有较高的透光性，为透光材料。上盖板20的两个表面均平整、光滑，不会对入射光线产生散射、漫反射等。
72.具体地，上盖板20的材料可以为无机玻璃、有机玻璃或者其他具有特定强度的透光材料。本实施例中，上盖板20的厚度为300μm～500μm，例如，可以为400μm。如果上盖板20的厚度过大，会导致最终形成的芯片封装结构的厚度过大，不能满足电子产品薄轻化的需求；如果上盖板20的厚度过小，则会导致上盖板20的强度较小，容易损伤，不能对后续所覆盖的感应区域起到足够的保护作用。
73.在一些实施例中，支撑结构30通过在上盖板20的第一表面20a上沉积支撑结构材料层后刻蚀形成。具体地，首先形成覆盖上盖板20第一表面20a的支撑结构材料层，接着对支撑结构材料层进行图形化，去除部分支撑结构材料层后，形成支撑结构30。支撑结构30与上盖板20的第一表面20a围成的凹槽结构在上盖板20上的位置与感应区域11在待封装晶圆200上位置相对应，从而使得在后续的结合工艺后，感应区域11可以位于支撑结构30与上盖板20的第一表面20a围成的凹槽内。
74.在一些实施例中，支撑结构材料层的材料为湿膜或干膜光刻胶，通过喷涂、旋涂或者黏贴等工艺形成，对支撑结构材料层进行曝光和显影进行图形化后形成支撑结构30。
75.在一些实施例中，支撑结构材料层还可以为氧化硅、氮化硅、氮氧化硅等绝缘介质材料，通过沉积工艺形成，后续采用光刻和刻蚀工艺进行图形化形成支撑结构30。
76.在其他一些实施例中，支撑结构30还可以通过对上盖板20进行刻蚀后形成。具体地，可以在上盖板20上形成图形化的光刻胶层，然后再以图形化的光刻胶层为掩膜刻蚀上盖板20，在上盖板20内形成支撑结构30，支撑结构30即为上盖板20第一表面20a上的凸起部分。
77.接着，参考图8，在支撑结构30与芯片单元10的第一表面10a相对的表面上形成一层黑色键合胶40。涂胶方法可以是滚筒刷胶或网板印刷等方式。
78.然后，参考图9a、9b和9c，将上盖板20的第一表面20a与待封装晶圆200的第一表面10a相对并结合，使得支撑结构30与待封装晶圆200的第一表面10a之间键合在一起，通过压力，温度，时间等控制其键合过程，使一部分黑色键合胶在温度及压力的作用下流动至空腔壁侧边并将其全部覆盖，但不会流到感应区。
79.本实施例中，将上盖板20的第一表面20a与待封装晶圆200的第一表面10a相对结合后，支撑结构30与待封装晶圆200的第一表面10a围成空腔。空腔的位置与感应区域11的位置相对应，且空腔面积略大于感应区域11的面积，可以使得感应区域11位于空腔内。本实施例中，将上盖板20和待封装晶圆200相结合后，待封装晶圆200上的焊垫12被上盖板20上的支撑结构30覆盖。上盖板20可以在后续工艺中，起到保护待封装晶圆200的作用。
80.接着，参考图10，对待封装晶圆200进行封装处理。
81.具体地，首先，从待封装晶圆200的第二表面10b对待封装晶圆200进行减薄，以便于后续通孔的刻蚀，对待封装晶圆200的减薄可以采用机械研磨、化学机械研磨工艺等；接着，从待封装晶圆200的第二表面10b对待封装晶圆200进行刻蚀，形成通孔(未标示)，通孔暴露出待封装晶圆200第一表面10a一侧的焊垫12；接着，在待封装晶圆200的第二表面10b上以及通孔的侧壁上形成绝缘层13，绝缘层13暴露出通孔底部的焊垫12，绝缘层13可以为待封装晶圆200的第二表面10b提供电绝缘，还可以为通孔暴露出的待封装晶圆200的衬底提供电绝缘，绝缘层13的材料可以为氧化硅、氮化硅、氮氧化硅或者绝缘树脂；接着，在绝缘层13表面形成连接焊垫12的金属层14，金属层14可以作为再布线层，将焊垫12引至待封装
晶圆200的第二表面10b上，再与外部电路连接，金属层14经过金属薄膜沉积和对金属薄膜的刻蚀后形成；接着，在金属层14表面及绝缘层13表面形成具有开孔(未标示)的阻焊层15，开孔暴露出部分金属层14的表面，阻焊层15的材料为氧化硅、氮化硅等绝缘介质材料，用于保护金属层14；再接着，在阻焊层15的表面上形成外接凸起16，外接凸起16填充开孔，外接凸起16可以为焊球、金属柱等连接结构，材料可以为铜、铝、金、锡或铅等金属材料。
82.对待封装晶圆200进行封装处理后，可以使得后续切割获得的芯片封装结构通过外接凸起16与外部电路连接。芯片单元的感应区域11在将光信号转换为电信号后，电信号可以依次通过焊垫12、金属层14和外接凸起16，传输至外部电路进行处理。
83.接着，参考图11和图12所示，沿待封装晶圆200的切割道区域210对待封装晶圆200、上盖板20进行切割，形成多个如图1所示的封装结构。
84.切割可以采用切片刀切割或者激光切割，切片刀切割可以采用金属刀或者树脂刀。
85.实施例2
86.本实施例提供了另外一种封装结构，参考图13，与实施例1相比，本实施例中吸光层40未采用键合胶，其优选采用黑铬材料。
87.为了实现上盖板20和待封装晶圆200之间的结合，吸光层40和待封装晶圆200的第一表面10a之间通过粘合层301结合。
88.本实施例中，通过粘合层(未示出)将上盖板20和待封装晶圆200相结合。例如，可以在形成的吸光层40的顶表面上，和/或待封装晶圆200的第一表面10a上，通过喷涂、旋涂或者黏贴的工艺形成粘合层，再将上盖板20的第一表面20a与待封装晶圆200的第一表面10a相对压合，通过粘合层结合。粘合层既可以实现粘接作用，又可以起到绝缘和密封作用。粘合层可以为高分子粘接材料，例如硅胶、环氧树脂、苯并环丁烯等聚合物材料。
89.除了上述区别，本实施例2和实施例1结构类似，不再赘述。
90.对应地，本发明实施例提供了一种吸光层的制作方法(封装方法和实施例1相同，不再赘述)。请参考图14至图17，为本发明实施例的吸光层形成的中间结构示意图。
91.首先，参图14所示，在空腔侧壁及上盖板20上沉积一层吸光薄膜302(如蒸镀黑铬)；
92.其次，参图15所示，在吸光薄膜302上喷涂光刻胶303，通过光刻(曝光、显影)形成图形；
93.然后，参图16所示，蚀刻吸光薄膜(如化学法)并去除光刻胶303，形成吸光层40。
94.最后，参图17和18所示，在吸光层40表面旋涂粘合层304，将上盖板20和待封装晶圆200相结合，并完成后续封装形成图13所示的封装结构。
95.实施例3
96.因为材料的吸光特性，如采用可光刻黑色材料配合光刻方法，容易导致光线被表面一层材料吸收而无法穿透至底部曝光，从而产生残留，如实施例2。
97.为了克服该技术问题，参考图19所示，还可以用有图形网板401印刷黑色吸光材料，在空腔内壁直接形成图形化的墙壁。
98.本发明的各方面、实施例、特征及实例应视为在所有方面为说明性的且不打算限制本发明，本发明的范围仅由权利要求书界定。在不背离所主张的本发明的精神及范围的
情况下，所属领域的技术人员将明了其它实施例、修改及使用。
99.在本申请案中标题及章节的使用不意味着限制本发明；每一章节可应用于本发明的任何方面、实施例或特征。
100.在本申请案通篇中，在将组合物描述为具有、包含或包括特定组份之处或者在将过程描述为具有、包含或包括特定过程步骤之处，预期本发明教示的组合物也基本上由所叙述组份组成或由所叙述组份组成，且本发明教示的过程也基本上由所叙述过程步骤组成或由所叙述过程步骤组组成。
101.在本申请案中，在将元件或组件称为包含于及/或选自所叙述元件或组件列表之处，应理解，所述元件或组件可为所叙述元件或组件中的任一者且可选自由所叙述元件或组件中的两者或两者以上组成的群组。此外，应理解，在不背离本发明教示的精神及范围的情况下，本文中所描述的组合物、设备或方法的元件及/或特征可以各种方式组合而无论本文中是明确说明还是隐含说明。
102.除非另外具体陈述，否则术语“包含(include、includes、including)”、“具有(have、has或having)”的使用通常应理解为开放式的且不具限制性。
103.除非另外具体陈述，否则本文中单数的使用包含复数(且反之亦然)。此外，除非上下文另外清楚地规定，否则单数形式“一(a、an)”及“所述(the)”包含复数形式。另外，在术语“约”的使用在量值之前之处，除非另外具体陈述，否则本发明教示还包括特定量值本身。
104.应理解，各步骤的次序或执行特定动作的次序并非十分重要，只要本发明教示保持可操作即可。此外，可同时进行两个或两个以上步骤或动作。
105.应理解，本发明的各图及说明已经简化以说明与对本发明的清楚理解有关的元件，而出于清晰性目的消除其它元件。然而，所属领域的技术人员将认识到，这些及其它元件可为合意的。然而，由于此类元件为此项技术中众所周知的，且由于其不促进对本发明的更好理解，因此本文中不提供对此类元件的论述。应了解，各图是出于图解说明性目的而呈现且不作为构造图式。所省略细节及修改或替代实施例在所属领域的技术人员的范围内。
106.可了解，在本发明的特定方面中，可由多个组件替换单个组件且可由单个组件替换多个组件以提供一元件或结构或者执行一或若干给定功能。除了在此替代将不操作以实践本发明的特定实施例之处以外，将此替代视为在本发明的范围内。
107.尽管已参考说明性实施例描述了本发明，但所属领域的技术人员将理解，在不背离本发明的精神及范围的情况下可做出各种其它改变、省略及/或添加且可用实质等效物替代所述实施例的元件。另外，可在不背离本发明的范围的情况下做出许多修改以使特定情形或材料适应本发明的教示。因此，本文并不打算将本发明限制于用于执行本发明的所揭示特定实施例，而是打算使本发明将包含归属于所附权利要求书的范围内的所有实施例。此外，除非具体陈述，否则术语第一、第二等的任何使用不表示任何次序或重要性，而是使用术语第一、第二等来区分一个元素与另一元素。

技术特征：
1.一种封装结构，其特征在于，包括：芯片单元，所述芯片单元的第一表面包括感应区域；上盖板，所述上盖板覆盖所述芯片单元的第一表面；支撑结构，位于所述上盖板和芯片单元之间，且所述感应区域位于所述支撑结构和所述芯片单元的第一表面围成的空腔之内，其中，所述空腔的内壁表面覆盖有吸光层。2.根据权利要求1所述的封装结构，其特征在于，所述吸光层延伸至所述支撑结构和芯片单元之间。3.根据权利要求2所述的封装结构，其特征在于，所述吸光层与芯片单元的第一表面之间胶合。4.根据权利要求1所述的封装结构，其特征在于，所述吸光层为黑色的键合胶。5.根据权利要求1所述的封装结构，其特征在于，所述芯片单元还包括：位于所述感应区域外的焊垫；从所述芯片单元的与第一表面相对的第二表面贯穿所述芯片单元的通孔，所述通孔暴露出所述焊垫；覆盖所述芯片单元第二表面和所述通孔侧壁表面的绝缘层；位于所述绝缘层表面且与所述焊垫电连接的金属层；位于所述金属层和所述绝缘层表面的阻焊层，所述阻焊层具有暴露出部分所述金属层的开孔；填充所述开孔，并暴露在所述阻焊层表面之外的外接凸起。6.根据权利要求1所述的封装结构，其特征在于，所述上盖板被设置成预设的厚度、和/或形状、和/或其表面覆盖有遮光层，以使得从所述上盖板的侧壁反射的光线不能直接照射或减少照射至所述感应区域。7.一种权利要求1至6任一所述的封装结构的封装方法，其特征在于，包括：提供一晶圆，所述晶圆包括多个阵列排布的芯片单元；提供一上盖板，在上盖板表面制作具有空腔的支撑结构；将支撑结构结合于芯片单元的第一表面上；通过切割工艺分割所述晶圆、上盖板和支撑结构，形成多个芯片单元的封装结构。8.根据权利要求7所述的封装结构的封装方法，其特征在于，还包括：在支撑结构与所述第一表面相对的表面上形成一层黑色键合胶；将支撑结构结合于芯片单元的第一表面上，并在控制压力和温度，使得黑色键合胶流动至空腔侧壁上。9.根据权利要求7所述的封装结构的封装方法，其特征在于，在完成支撑结构的制作后，还包括：在上盖板面向晶圆的一侧沉积一层吸光层；对位于空腔内，且与感应区域相对的吸光层进行刻蚀；将吸光层结合于芯片单元的第一表面上。10.根据权利要求7所述的封装结构的封装方法，其特征在于，采用图形网板印刷，直接在空腔的内壁形成吸光层。
技术总结
本发明揭示了一种封装结构和封装方法，该封装结构包括：芯片单元，所述芯片单元的第一表面包括感应区域；上盖板，所述上盖板覆盖所述芯片单元的第一表面；支撑结构，位于所述上盖板和芯片单元之间，且所述感应区域位于所述支撑结构和所述芯片单元的第一表面围成的空腔之内，其中，所述空腔的内壁表面覆盖有吸光层。本发明通过在空腔的内壁表面覆盖有吸光层，可以吸收通过空腔侧壁的反射光线，避免该光线干扰正面感应区域。光线干扰正面感应区域。光线干扰正面感应区域。


技术研发人员：王鑫琴 李俊杰
受保护的技术使用者：苏州晶方半导体科技股份有限公司
技术研发日：2021.04.25
技术公布日：2021/6/29