封装模组和电子设备的制作方法

专利2022-05-09  87



1.本发明涉及封装结构技术领域,特别涉及一种封装模组和应用该封装模组的电子设备。


背景技术:

2.封装模组,例如气压传感器等,在智能手机、智能穿戴、智能家居等场景应用时,封装模组的气孔是通过智能设备的通道与外界环境相通的。外界环境的静电(空气放电/接触放电)可通过(智能设备的)通道进入到封装模组中,从而导致产品失效。相关技术中,通常在封装模组的外部设置消除静电影响的结构,但是消除静电影响的效果较差,影响客户的使用体验,


技术实现要素:

3.本发明的主要目的是提供一种封装模组和电子设备,旨在提供一种能够有效直接地对静电进行消除,且有效地起到滤波稳压作用的封装模组,该封装模组不仅提高了静电消除效果,还提升了客户使用体验。
4.为实现上述目的,本发明提出一种封装模组,所述封装模组包括:
5.壳体,所述壳体设有间隔设置的容腔和内腔,所述容腔的内壁设有打线焊盘,所述壳体的外壁设有焊接焊盘;
6.芯片组件,所述芯片组件设于所述容腔内,并与所述打线焊盘间隔设置,所述芯片组件与所述打线焊盘电连接;及
7.电容组件,所述电容组件设于所述内腔内,所述电容组件与所述打线焊盘和所述焊接焊盘电连接。
8.在一实施例中,所述壳体包括:
9.基板,所述基板内设有所述内腔,所述打线焊盘和所述焊接焊盘设于所述基板的相对两侧;
10.外壳,所述外壳设于所述基板,并与所述基板围合形成所述容腔,所述打线焊盘位于所述容腔内;及
11.导电层,所述导电层设于所述内腔内,所述电容组件通过所述导电层与所述打线焊盘和所述焊接焊盘电连接。
12.在一实施例中,所述打线焊盘包括vdd打线焊盘和gnd打线焊盘,所述vdd打线焊盘和所述gnd打线焊盘位于所述芯片组件的两侧;
13.所述焊接焊盘包括vdd焊接焊盘和gnd焊接焊盘,所述vdd焊接焊盘和所述gnd焊接焊盘间隔设于所述基板背向所述外壳的一侧;
14.所述电容组件的一端通过所述导电层与所述vdd打线焊盘和所述vdd焊接焊盘连接,所述电容组件的另一端通过所述导电层与gnd打线焊盘和所述gnd焊接焊盘连接。
15.在一实施例中,所述电容组件包括呈间隔设置的第一电容和第二电容;
16.所述第一电容的一端通过所述导电层与所述vdd打线焊盘和所述vdd焊接焊盘连接,所述第一电容的另一端通过所述导电层与gnd打线焊盘和所述gnd焊接焊盘连接;
17.所述第二电容的一端通过所述导电层与所述vdd打线焊盘和所述vdd焊接焊盘连接,所述第二电容的另一端通过所述导电层与gnd打线焊盘和所述gnd焊接焊盘连接。
18.在一实施例中,所述第一电容和所述第二电容为去耦电容;
19.且/或,所述第一电容的容值为80nf~120nf;
20.且/或,所述第二电容的容值为2μf~6μf;
21.且/或,所述第一电容和所述第二电容通过焊锡球与所述导电层连接;
22.且/或,所述第一电容和所述第二电容通过基板中埋组件技术埋入所述基板内。
23.在一实施例中,所述外壳通过锡膏或导电胶或环氧胶与所述基板连接;
24.且/或,所述外壳呈两端开口的筒状结构;
25.且/或,所述外壳的外壁凹设有凹槽,所述凹槽沿所述外壳的周向设置。
26.在一实施例中,所述封装模组还包括防水胶,所述防水胶填充于所述容腔内,并封盖所述芯片组件。
27.在一实施例中,所述芯片组件包括:
28.asic芯片,所述asic芯片设于所述容腔的底壁,并与所述打线焊盘电连接;和
29.mems芯片,所述mems芯片设于所述asic芯片背向所述容腔底壁的一侧,并与所述asic芯片电连接。
30.在一实施例中,所述asic芯片通过金线与所述打线焊盘电连接;
31.且/或,所述mems芯片通过金线与所述asic芯片电连接;
32.且/或,所述asic芯片通过黏胶与所述容腔的底壁连接;
33.且/或,所述mems芯片通过黏胶与所述asic芯片连接。
34.本发明还提出一种电子设备,包括设备壳体和上述所述的封装模组,所述封装模组设于所述设备壳体。
35.本发明技术方案的封装模组通过在壳体上设置间隔设置的容腔和内腔,并在容腔的内壁设置打线焊盘,壳体的外壁设置焊接焊盘,从而利用容腔实现对芯片组件的安装固定,同时方便芯片组件与打线焊盘实现电连接,利用内腔对电容组件实现安装固定,同时利用设于内腔内的电容组件与打线焊盘和焊接焊盘电连接,如此静电由壳体通过打线焊盘进入芯片组件前,便被内腔中的电容组件直接有效的消除,有效避免了静电对芯片组件的影响,且大大提高了客户的使用体验。本发明提出的封装模组不仅直接有效地对静电进行消除,提高了静电消除效果,还提升了客户使用体验。
附图说明
36.为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图示出的结构获得其他的附图。
37.图1为本发明一实施例中封装模组的剖面结构示意图。
38.附图标号说明:
[0039][0040][0041]
本发明目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
[0042]
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
[0043]
需要说明,本发明实施例中所有方向性指示(诸如上、下、左、右、前、后
……
)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。
[0044]
同时,全文中出现的“和/或”或“且/或”的含义为,包括三个方案,以“a和/或b”为例,包括a方案,或b方案,或a和b同时满足的方案。
[0045]
另外,在本发明中如涉及“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外,各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本发明要求的保护范围之内。
[0046]
气压是人们日常生活息息相关的一个物理量,气压数据可以用来探测垂直方向的高度变化来进行运动监测、室内导航及辅助气象预报,故此类传感器被广泛应用在智能穿戴及智能家居等领域。
[0047]
封装模组,例如气压传感器等,在智能手机、智能穿戴、智能家居等场景应用时,封装模组的气孔是通过智能设备的通道与外界环境相通的。外界环境的静电(空气放电/接触
放电)可通过(智能设备的)通道进入到封装模组中,从而导致产品硬失效或者软失效。
[0048]
硬失效一般是指:静电“击穿”传感器中的ic芯片,造成ic芯片的永久性损坏。在ic设计时,会考虑静电因素(例如内部加入esd diode),来防止硬失效的发生。
[0049]
软失效指的是:静电导致产品中ic芯片发生重启(reset)或者导致产品与mcu的通讯中断。软失效的两种情景虽然均不是硬件损坏,但严重影响客户体验。如果静电出现重启,则(首次上电时)在传感器内部的配置信息全部丢失,产品停止工作,需要(客户)重新配置或者断电 重新上电(por)才能让产品继续工作,影响客户的使用体验;如果出现产品与mcu通讯中断的情况,需要将产品断电 重新上电(por)才能让产品继续正常工作,影响客户的使用体验。
[0050]
通常静电进入产品内部,并影响ic芯片的路径为:静电由外壳引入,经过中间导电材料,最终传递到ic芯片上,从而对ic芯片造成影响。
[0051]
相关技术中,通常在产品(外部的)周围布局1个~3个去耦电容,来解决静电导致的产品软失效问题(电容布局在产品vdd和gnd之间)。然而,电容布局在产品外部,消除静电影响的效果一般。在静电由外壳往ic芯片传递的过程中,电容并没有直接进行“滤波稳压”,并对静电进行阻断,滤波电容布局在产品外部,仅能起到间接“滤波稳压”的作用,导致消除静电影响的效果较差,影响客户的使用体验。
[0052]
基于上述构思和问题,本发明提出一种封装模组100,该封装模组100可以是气压传感器或其他类型传感器,在此不做限定。可以理解的,封装模组100可应用于电子设备中,电子设备可以是智能穿戴设备,在此不做限定。
[0053]
请结合参照图1所示,在本发明实施例中,该封装模组100包括壳体1、芯片组件2及电容组件3,其中,所述壳体1设有间隔设置的容腔14和内腔111,所述容腔14的内壁设有打线焊盘112,所述壳体1的外壁设有焊接焊盘113;所述芯片组件2设于所述容腔14内,并与所述打线焊盘112间隔设置,所述芯片组件2与所述打线焊盘112电连接;所述电容组件3设于所述内腔111内,所述电容组件3与所述打线焊盘112和所述焊接焊盘113电连接。
[0054]
在本实施例中,壳体1用于安装固定和保护芯片组件2和电容组件3等部件,壳体1的结构可以是具有容腔14和内腔111的盒体、箱体、安装壳等结构,在此不做限定。可以理解的,壳体1的材质可以是金属材质、塑料材质或陶瓷材质等,在此不做限定。
[0055]
可以理解的,通过在壳体1内设置容腔14,从而方便利用容腔14对芯片组件2实现安装固定和保护。可选地,壳体1的容腔14可以密闭容腔或具有开口的容腔等,具体根据封装模组100的使用场景选择,在此不做限定。
[0056]
在本实施例中,通过在壳体1内设置内腔111,从而利用内腔111对电容组件3实现安装和固定。通过将内腔111与容腔14设置为间隔设置,从而有利于避免电容组件3对芯片组件2产生影响和信号干扰等问题。可选地,内腔111为密闭空间,也即内腔111为设于外壳1内部的密闭空间。
[0057]
可以理解的,芯片组件2用于测量和检测封装模组100周围环境的数据,芯片组件2可以是分立芯片或集成单芯片。对于分立芯片(即asic芯片 mems芯片),则asic芯片和mems芯片可以并排放置,或者asic芯片和mems芯片也可以堆叠放置,即先将asic芯片粘贴在容腔14的内壁上,再把mems芯片粘贴在asic芯片上,在此不做限定。对于集成单芯片,只需将芯片粘贴在容腔14的内壁上即可,在此不做限定。
[0058]
在本实施例中,通过设置电容组件3,从而利用电容组件3方便对封装模组100在应用过程中产生的静电进行消除,从而避免静电对芯片组件2产生影响或损坏。
[0059]
本发明的封装模组100通过在壳体1上设置间隔设置的容腔14和内腔111,并在容腔14的内壁设置打线焊盘112,壳体1的外壁设置焊接焊盘113,从而利用容腔14实现对芯片组件2的安装固定,同时方便芯片组件2与打线焊盘112实现电连接,利用内腔111对电容组件3实现安装固定,同时利用设于内腔111内的电容组件3与打线焊盘112和焊接焊盘113电连接,如此静电由壳体1通过打线焊盘112进入芯片组件2前,便被内腔111中的电容组件3直接有效的消除,有效避免了静电对芯片组件2的影响,且大大提高了客户的使用体验。本发明提出的封装模组100不仅直接有效地对静电进行消除,提高了静电消除效果,还提升了客户使用体验。
[0060]
在一实施例中,如图1所示,所述壳体1包括基板11、外壳12及导电层13,其中,所述基板11内设有所述内腔111,所述打线焊盘112和所述焊接焊盘113设于所述基板11的相对两侧;所述外壳12设于所述基板11,并与所述基板11围合形成所述容腔14,所述打线焊盘112位于所述容腔14内;所述导电层13设于所述内腔111内,所述电容组件3通过所述导电层13与所述打线焊盘112和所述焊接焊盘113电连接。
[0061]
在本实施例中,基板11用于安装固定和支撑外壳12、导电层13、芯片组件2及电容组件3等部件,基板11的结构可选为板状结构。可以理解的,基板11可选为电路板。基板11为pcb板,该pcb板上印制有线路,实现对应的电气功能,可以根据实际需要进行选择设计。pcb板有多层结构构成,例如包括基材层、一层或多层铜箔层以及一层或多层阻焊油墨层,具体根据实际用于场景选择。可选地,基板11可选为fr4、bt或者陶瓷,在此不做限定。
[0062]
可以理解的,导电层13可以是一体成型于基板11内的导电线路。为了使得芯片组件2贴装于基板11上,能够与基板11内部的的导电层13实现电性导通,在本实施例中,基板11的一侧表面设置有焊盘,例如打线焊盘112。焊盘用于与芯片组件2实现电性连接,焊盘可以露铜、触点、引脚或焊脚等结构,在此不做限定。可选地,芯片组件2可采用smt工艺贴装于基板11的表面,在此不做限定。
[0063]
在一实施例中,如图1所示,所述打线焊盘112包括vdd打线焊盘1121和gnd打线焊盘1122,所述vdd打线焊盘1121和所述gnd打线焊盘1122位于所述芯片组件2的两侧;所述焊接焊盘113包括vdd焊接焊盘1131和gnd焊接焊盘1132,所述vdd焊接焊盘1131和所述gnd焊接焊盘1132间隔设于所述基板11背向所述外壳12的一侧。
[0064]
在本实施例中,所述电容组件3的一端通过所述导电层13与所述vdd打线焊盘1121和所述vdd焊接焊盘1131连接,所述电容组件3的另一端通过所述导电层13与gnd打线焊盘1122和所述gnd焊接焊盘1132连接。
[0065]
可以理解的,通过在基板11上设置vdd打线焊盘1121和gnd打线焊盘1122,从而使得芯片组件2分别与vdd打线焊盘1121和gnd打线焊盘1122,如此可使得芯片组件2通过vdd打线焊盘1121实现检测信号传输,并通过gnd打线焊盘1122实现接地,以保护芯片组件2。
[0066]
在本实施例中,通过在基板11背向容腔14的一侧设置vdd焊接焊盘1131和gnd焊接焊盘1132,从而使得封装模组100通过vdd焊接焊盘1131与外部设备连接,以方便将芯片组件2的信号通过vdd焊接焊盘1131传输至外部设备,并通过gnd焊接焊盘1132实现接地,从而使得封装模组100通过gnd焊接焊盘1132接地,以保护封装模组100,也方便通过gnd焊接焊
盘1132将静电能卸去。
[0067]
可以理解的,内腔111内电容组件3的一端通过所述导电层13与所述vdd打线焊盘1121和所述vdd焊接焊盘1131连接,所述电容组件3的另一端通过所述导电层13与gnd打线焊盘1122和所述gnd焊接焊盘1132连接。如此可使得电容组件3通过vdd打线焊盘1121将进入芯片组件2的静电引入电容组件3,并经由gnd焊接焊盘1132实现接地,从而有效实现静电屏蔽效果。
[0068]
在一实施例中,如图1所示,所述电容组件3包括呈间隔设置的第一电容31和第二电容32;所述第一电容31的一端通过所述导电层13与所述vdd打线焊盘1121和所述vdd焊接焊盘1131连接,所述第一电容31的另一端通过所述导电层13与gnd打线焊盘1122和所述gnd焊接焊盘1132连接;所述第二电容32的一端通过所述导电层13与所述vdd打线焊盘1121和所述vdd焊接焊盘1131连接,所述第二电容32的另一端通过所述导电层13与gnd打线焊盘1122和所述gnd焊接焊盘1132连接。
[0069]
可以理解的,通过在内腔111内设置第一电容31和第二电容32,从而进一步提高了电容组件3的静电屏蔽和消除效果,且有效地起到滤波稳压的作用。可选地,电容组件3的第一电容31和第二电容32可通过基板中埋组件技术埋入所述基板11内。
[0070]
在本实施例中,第一电容31和所述第二电容32为去耦电容。可选地,第一电容31的容值为80nf~120nf。所述第二电容32的容值为2μf~6μf。可以理解的,第一电容31的容值为80nf、90nf、100nf、110nf、120nf等,如此可有效滤掉1~50mhz区间的静电干扰源,保证封装模组100的供电稳定,在此不做限定。第二电容32的容值为2μf、2.5μf、3μf、3.5μf、4μf、4.5μf、5μf、5.5μf、6μf等,如此可有效滤掉1mhz以下的静电干扰源,保证封装模组100供电稳定。
[0071]
在一实施例中,如图1所示,所述第一电容31和所述第二电容32通过焊锡球33与所述导电层13连接。可以理解的,通过植球工艺在第一电容31和第二电容32的两端分别加工形成焊锡球33,从而使得导电层13通过焊锡球33与第一电容31和第二电容32实现导电连接,提高导电性能。
[0072]
在一实施例中,所述外壳12通过锡膏或导电胶或环氧胶与所述基板11连接。
[0073]
可以理解的,外壳12可选为金属材质、塑料材质或陶瓷材质,在此不做限定。当外壳12为金属材质时,外壳12通过锡膏或导电胶与所述基板11连接,如此可实现外壳12与基板电性导通和连接稳定性。当外壳12塑料材质或陶瓷材质时,外壳12通过环氧胶与所述基板11连接,如此可提高外壳12与基板11的连接牢固性。
[0074]
在一实施例中,如图1所示,所述外壳12呈两端开口的筒状结构。在本实施例中,外壳12的一端与基板11连接,从而使得形成的容腔14具有一开口,如此可使得容腔14内的芯片组件2通过容腔14的开口实现对外部环境数据的检测。
[0075]
当然,为了避免灰尘或水汽等物质通过容腔14的开口进入容腔14内,影响芯片组件2的性能,可通过在容腔14的开口处设置防尘网或防水膜,以避免灰尘或水汽等物质进入容腔14内。
[0076]
在一实施例中,如图1所示,所述外壳12的外壁凹设有凹槽121,所述凹槽121沿所述外壳12的周向设置。可以理解的,通过在外壳12的外壁设置凹槽121,可通过凹槽121方便实现外壳12的取放,提高安装便利性。可选地,外壳12与基板11可选为一体成型结构,如此
设置,从而提高壳体1的结构强度,同时简化壳体1的加工步骤。
[0077]
在一实施例中,如图1所示,所述封装模组100还包括防水胶4,所述防水胶4填充于所述容腔14内,并封盖所述芯片组件2。
[0078]
可以理解的,通过设置防水胶4,使得防水胶4填充于容腔14内,并封盖芯片组件2,从而利用防水胶4保护芯片组件2,从而避免芯片组件2受到空气、湿度以及其他外部影响,从而影响其性能。可选地,防水胶4可以塑封胶或保护胶等,在此不做限定。
[0079]
在本实施例中,可通过点胶工艺采用点胶阀通过外壳12的开口向容腔14内填充防水胶4,提高便利性。当然,在其他实施例中,外壳12也可采用罩体或一端开口的筒状结构,此时外壳12与基板11围合形成的容腔14为密封腔体,该密封腔体中可以填充防水胶4,也可以不填充防水胶4,具体根据实际需要选择,在此不做限定。
[0080]
在一实施例中,如图1所示,所述芯片组件2包括asic芯片21和mems芯片22,其中,所述asic芯片21设于所述容腔14的底壁,并与所述打线焊盘112电连接;所述mems芯片22设于所述asic芯片21背向所述容腔14底壁的一侧,并与所述asic芯片21电连接。
[0081]
在本实施例中,芯片组件2可选为分立芯片,并采用asic芯片21和mems芯片22堆叠设置,从而有效减小封装模组100的体积,实现封装模组100的小型化设置。
[0082]
可以理解的,mems芯片22可以把外界的物理、化学信号转换成电信号,而asic芯片21是把mems芯片22产生的电信号进一步处理和传输到下一级电路。mems是micro

electro

mechanical system的缩写,中文名称是微机电系统。mems芯片22简而言之,就是用半导体技术在硅片上制造电子机械系统,再形象一点说就是做一个微米纳米级的机械系统,这个机械系统可以把外界的物理、化学信号转换成电信号。这类芯片最常用的是承担传感功能。在整个大的信息系统里有点类似于人的感官系统,例如mems麦克风芯片相当于人的耳朵,可以感知声音;mems扬声器芯片相当于人的嘴巴,可以发出声音;mems加速度计、陀螺仪、磁传感器芯片相当于人的小脑,可以感知方向和速度;mems压力芯片相当于人的皮肤,可以感知压力;mems化学传感器相当于人的鼻腔,可以感知味道和温湿度。把一颗mems芯片22和一颗专用集成电路芯片(asic芯片)封装在一块后形成的器件为mems传感器。也即,本封装模组100是一mems传感器。
[0083]
在一实施例中,如图1所示,所述asic芯片21通过金线23与所述打线焊盘112电连接。可以理解的,asic芯片21上设置有焊盘或触点或焊脚,如此可方便金线23通过键合工艺与asic芯片21的焊盘或触点或焊脚连接,从而实现电性导通,金线23通过键合工艺与基板11上的打线焊盘112(vdd打线焊盘1121和vdd焊接焊盘1131)连接,从而实现电性导通。
[0084]
在一实施例中,如图1所示,所述mems芯片22通过金线23与所述asic芯片21电连接。可以理解的,asic芯片21上设置有焊盘或触点或焊脚,mems芯片22上设置有焊盘或触点或焊脚,如此可方便asic芯片21上的焊盘或触点或焊脚通过金线23与mems芯片22上的焊盘或触点或焊脚连接,从而实现asic芯片21与mems芯片22的电性导通。
[0085]
可选地,如图1所示,所述asic芯片21通过黏胶24与所述容腔14的底壁连接,如此可提高asic芯片21与基板11的连接稳定性。所述mems芯片22通过黏胶24与所述asic芯片21连接,如此可提高mems芯片22与asic芯片21的连接稳定性。
[0086]
本发明提出的封装模组100利用基板中埋组件技术(embedded components in substrate technology),在基板11中埋入2个去耦电容(第一电容31和第二电容32),2个去
耦电容的一端接基板11上的vdd打线焊盘1121和vdd焊接焊盘1131,2个去耦电容另一端接基板11上的gnd打线焊盘1122和gnd焊接焊盘1132,并使得2个去耦电容分别通过焊锡球33与基板11中的铜箔走线(导电层13)连接在一起,实现第一电容31和第二电容32两端的电连接。如此设置,可在静电由外壳12导入进入芯片组件2前,便被基板11中的去耦电容(第一电容31和第二电容32)直接有效的消除,可有效避免静电对芯片组件2的影响,大大提高客户的使用体验。本发明提出的封装模组100能将产品的抗静电能力提高2倍以上。
[0087]
本发明还提出一种电子设备,该电子设备包括设备壳体和上述所述的封装模组100,所述封装模组100设于所述设备壳体。该封装模组100的具体结构参照前述实施例,由于本电子设备采用了前述所有实施例的全部技术方案,因此至少具有前述实施例的技术方案所带来的所有有益效果,在此不再一一赘述。
[0088]
以上所述仅为本发明的可选实施例,并非因此限制本发明的专利范围,凡是在本发明的构思下,利用本发明说明书及附图内容所作的等效结构变换,或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

技术特征:
1.一种封装模组,其特征在于,所述封装模组包括:壳体,所述壳体设有间隔设置的容腔和内腔,所述容腔的内壁设有打线焊盘,所述壳体的外壁设有焊接焊盘;芯片组件,所述芯片组件设于所述容腔内,并与所述打线焊盘间隔设置,所述芯片组件与所述打线焊盘电连接;及电容组件,所述电容组件设于所述内腔内,所述电容组件与所述打线焊盘和所述焊接焊盘电连接。2.如权利要求1所述的封装模组,其特征在于,所述壳体包括:基板,所述基板内设有所述内腔,所述打线焊盘和所述焊接焊盘设于所述基板的相对两侧;外壳,所述外壳设于所述基板,并与所述基板围合形成所述容腔,所述打线焊盘位于所述容腔内;及导电层,所述导电层设于所述内腔内,所述电容组件通过所述导电层与所述打线焊盘和所述焊接焊盘电连接。3.如权利要求2所述的封装模组,其特征在于,所述打线焊盘包括vdd打线焊盘和gnd打线焊盘,所述vdd打线焊盘和所述gnd打线焊盘位于所述芯片组件的两侧;所述焊接焊盘包括vdd焊接焊盘和gnd焊接焊盘,所述vdd焊接焊盘和所述gnd焊接焊盘间隔设于所述基板背向所述外壳的一侧;所述电容组件的一端通过所述导电层与所述vdd打线焊盘和所述vdd焊接焊盘连接,所述电容组件的另一端通过所述导电层与gnd打线焊盘和所述gnd焊接焊盘连接。4.如权利要求3所述的封装模组,其特征在于,所述电容组件包括呈间隔设置的第一电容和第二电容;所述第一电容的一端通过所述导电层与所述vdd打线焊盘和所述vdd焊接焊盘连接,所述第一电容的另一端通过所述导电层与gnd打线焊盘和所述gnd焊接焊盘连接;所述第二电容的一端通过所述导电层与所述vdd打线焊盘和所述vdd焊接焊盘连接,所述第二电容的另一端通过所述导电层与gnd打线焊盘和所述gnd焊接焊盘连接。5.如权利要求4所述的封装模组,其特征在于,所述第一电容和所述第二电容为去耦电容;且/或,所述第一电容的容值为80nf~120nf;且/或,所述第二电容的容值为2μf~6μf;且/或,所述第一电容和所述第二电容通过焊锡球与所述导电层连接;且/或,所述第一电容和所述第二电容通过基板中埋组件技术埋入所述基板内。6.如权利要求2所述的封装模组,其特征在于,所述外壳通过锡膏或导电胶或环氧胶与所述基板连接;且/或,所述外壳呈两端开口的筒状结构;且/或,所述外壳的外壁凹设有凹槽,所述凹槽沿所述外壳的周向设置。7.如权利要求1至6中任一项所述的封装模组,其特征在于,所述封装模组还包括防水胶,所述防水胶填充于所述容腔内,并封盖所述芯片组件。8.如权利要求1至6中任一项所述的封装模组,其特征在于,所述芯片组件包括:
asic芯片,所述asic芯片设于所述容腔的底壁,并与所述打线焊盘电连接;和mems芯片,所述mems芯片设于所述asic芯片背向所述容腔底壁的一侧,并与所述asic芯片电连接。9.如权利要求8所述的封装模组,其特征在于,所述asic芯片通过金线与所述打线焊盘电连接;且/或,所述mems芯片通过金线与所述asic芯片电连接;且/或,所述asic芯片通过黏胶与所述容腔的底壁连接;且/或,所述mems芯片通过黏胶与所述asic芯片连接。10.一种电子设备,其特征在于,包括设备壳体和如权利要求1至9中任一项所述的封装模组,所述封装模组设于所述设备壳体。
技术总结
本发明公开一种封装模组和电子设备,所述封装模组包括壳体、芯片组件及电容组件,所述壳体设有间隔设置的容腔和内腔,所述容腔的内壁设有打线焊盘,所述壳体的外壁设有焊接焊盘;所述芯片组件设于所述容腔内,并与所述打线焊盘间隔设置,所述芯片组件与所述打线焊盘电连接;所述电容组件设于所述内腔内,所述电容组件与所述打线焊盘和所述焊接焊盘电连接。本发明旨在提供一种能够有效直接地对静电进行消除,且有效地起到滤波稳压作用的封装模组,该封装模组不仅提高了静电消除效果,还提升了客户使用体验。升了客户使用体验。升了客户使用体验。


技术研发人员:巩向辉 刘玉栋 田峻瑜 方华斌
受保护的技术使用者:歌尔微电子股份有限公司
技术研发日:2021.03.09
技术公布日:2021/6/29

转载请注明原文地址:https://doc.8miu.com/read-299.html

最新回复(0)