本实用新型涉及芯片测试过程的安全性防护，尤其涉及一种防止芯片特殊调试模式被意外触发的安防电路。
背景技术：
芯片在完成设计、试制后需要经历繁复的测试过程，而该过程中经常需要进入到特殊的调试模式，如bist模式等。通常进入方式比较简单，将几个测试信号的引脚各自拉低或是拉高即可。但便利的同时也存在风险，如当芯片正在进行普通测试过程时，因外部异常信号输入、噪声等原因会造成部分并不期望的调试模式被异常触发而跳转。
技术实现要素：
为了克服现有的不足，本实用新型的目的旨在提出一种芯片调试的安防电路，提升了芯片进入到特定调试模式的门槛。
本实用新型的上述目的，将通过以下技术方案得以实现：一种芯片调试的安防电路，其特征在于：基于芯片内置的解码器模块decoder和处理器core相接构成，其中解码器模块分路接入处理器的bist调试模式触发端和普通测试模式触发端，且解码器模块内置设有允许对应芯片进入到bist调试模式的门禁密码；仅在解码器模块接收到与门禁密码相匹配的电平密码条件下，芯片进入到bist调试模式。
本实用新型技术方案应用实施后的显著效果为：开发芯片内固有解码器模块针对进入芯片调试模式的密码控制功能，较之于传统进入方式具有更高的安全性，从而有助于芯片测试的顺利开展。
附图说明
图1是本实用新型芯片调试的安防电路的结构原理框图。
具体实施方式
以下便结合实施例附图，对本实用新型的具体实施方式作进一步的详述，以使本实用新型技术方案更易于理解、掌握。
现有技术因特殊调试模式进入方式比较简单，易于因外部异常信号输入或噪声而意外触发芯片进入本不需要的特殊调试模式。致力于解决该芯片测试方面的难题，本实用新型设计者总结测试经验，创新提出了一种芯片测试的安防电路。该电路利用芯片内部固有器件功能复合而成，因此电路结构简单，无其它外接的电子器件。
如图1所示可见，该安防电路直观而概述的特点包括：它基于芯片内置的解码器模块decoder和处理器core相接构成，其中解码器模块分路接入处理器的bist调试模式触发端和其它普通测试模式触发端，且解码器模块内置设有允许对应芯片进入到bist调试模式的门禁密码；仅在解码器模块接收到与门禁密码相匹配的电平密码条件下，芯片进入到bist调试模式。
作为进一步优化且可选的细节特点来看，该解码器模块所设门禁密码包含但不限于二进制的串码，且门禁密码的长度可随意定义，但建议超过64位，安全保障性更高。当然，其它如八进制、十六进制的串码形式亦为可行。
此外，该解码器模块至少设有时钟信号接口、复位接口及数据输入接口。而在需要芯片进入如bist模式等特殊调试模式时，为使得该解码器模块获得门禁密码，可以将门禁密码自数据输入接口传入解码器模块中适配密码。其中复位信号可用作为控制芯片自特殊调试模式退出、恢复普通测试模式的触发信号。
综上实施例及图示到详述可见：该安防电路开发芯片内固有解码器模块针对进入芯片调试模式的密码控制功能，较之于传统进入方式具有更高的安全性，从而有助于芯片测试的顺利开展。
除上述实施例外，本实用新型还可以有其它实施方式。凡采用等同替换或等效变换形成的技术方案，均落在本实用新型所要求保护的范围之内。
1.一种芯片调试的安防电路，其特征在于：基于芯片内置的解码器模块decoder和处理器core相接构成，其中解码器模块分路接入处理器的bist调试模式触发端和普通测试模式触发端，且解码器模块内置设有允许对应芯片进入到bist调试模式的门禁密码；仅在解码器模块接收到与门禁密码相匹配的电平密码条件下，芯片进入到bist调试模式。
2.根据权利要求1所述芯片调试的安防电路，其特征在于：所述解码器模块所设门禁密码为二进制的串码，且门禁密码的长度超过64位。
3.根据权利要求1所述芯片调试的安防电路，其特征在于：所述解码器模块至少设有时钟信号接口、复位接口及数据输入接口。
技术总结