基于三值忆阻器交叉阵列的数字与非门实现方法与流程

1.本发明属于电路设计技术领域，涉及一种基于三值忆阻器交叉阵列的数字与非门实现方法。


背景技术：

2.传统的二值逻辑中，布尔空间仅有两个可能的值可用。尽管该方式有较大的噪声容限，但却无法满足一些应用对数据密度的要求。多值逻辑系统中，有两个以上的逻辑值。如三值逻辑中，有{
‑
1，0， 1}、{0，1，2}和{0，
‑
1，
‑
2}这三种三位数集形式。三值逻辑中，一根线或一个存储单元上都可以承载更多的信息，故而可以借助此方法来提高数据密度。
3.使用mos管实现的兼容超大规模集成电路的三值逻辑可以追溯到20世纪80年代，但是依此方法构建的三值逻辑电路也具有一些明显缺点：(1)更大的面积消耗；(2)传输延迟时间更长；(3)由于中间逻辑电平的存在，噪声容限会变小。因此，也没有得到广泛应用。
4.忆阻器的出现则重新引起了人们在该领域的研究兴趣，因忆阻器尺寸小、具有非易失性且与cmos技术相兼容，在实现逻辑运算与存储一体化方面具有巨大潜力。使用忆阻器来实现数字逻辑有两种截然不同的方式，即传统的基于电压的逻辑和基于状态的逻辑(用忆阻器的不同的阻态来表示逻辑值)。在实现三值逻辑方面，仅使用三值忆阻器的三个阻值就可代表三值逻辑的0、1、2，而无需额外的电路元件。因此，若采用三值忆阻器来构造交叉阵列，进而实现三值逻辑的一系列运算，为构建三值数字逻辑运算与存储融合方式提供了新的方案，为突破冯
·
诺依曼瓶颈开辟了新的思路。


技术实现要素：

5.针对现有技术的不足，本发明提出了一种新的基于三值忆阻器交叉阵列的数字与非门实现方法。
6.本发明解决技术问题所采取的技术方案如下：
7.本发明采用3
×
2结构的三值忆阻器交叉阵列，即共需要6个忆阻器，每个忆阻器都位于横线与纵线的交叉点，且忆阻器的正极都与纵线相连，负极与横线相连。忆阻器m
1,1
、m
2,1
、m
3,1
的正极都连接在同一条纵线上，该纵线经开关s1与直流电源v1相连。m
1,2
、m
2,2
、m
3,2
的正极都连接在同一条纵线上，该纵线经开关s2与直流电源v2相连。m
1,1
、m
1,2
的负极连接在同一条横线上，该横线经开关s3与直流电源v3相连。m
2,1
、m
2,2
的负极连接在同一条横线上，该横线经开关s4与直流电源v4相连。m
3,1
、m
3,2
的负极连接在同一条横线上，该横线经开关s5与直流电源v5相连。此外，6个忆阻器再分别都经一个开关与一个等阻值的固定电阻并联。忆阻器的三个阻态分别表示三值逻辑的“0”、“1”、“2”。在6个忆阻器中，忆阻器m
1,1
和m
2,1
是输入忆阻器，m
3,2
是输出忆阻器。
8.本发明设计了一种新型的基于三值忆阻器交叉阵列的三值数字逻辑与非门电路，结构清晰简单、易于实现。该与非门的交叉阵列实现对多值数字逻辑运算与存储一体化等诸多领域中的应用研究具有重要意义。
附图说明
9.图1是本发明的基于三值忆阻器交叉阵列的三值与非门电路。
具体实施方式
10.下面结合附图对本发明优选实施例作详细说明。
11.本发明设计所采用的三值忆阻器模型为压控阈值型三值忆阻器，其数学模型由下式描述：
[0012][0013][0014][0015]
式中的a,b,c,d,e是模型中的可调参数，x为系统内部状态变量，v(t)表示忆阻器两端的电压，i(t)表示流经忆阻器的电流，v
th1
和v
th2
代表两个不同的阈值电压，r
l
、r
m
、r
h
分别对应于该模型从低到高的三种不同的阻态。
[0016]
在外加电压作用下，该忆阻器模型能表现出阈值特性。当v>v
th2
时，忆阻器被置为r
l
。当v
th1
<v<v
th2
时，如果此时忆阻器模型的状态为r
h
则会迅速降至r
m
，否则会保持原有的状态不发生改变。当
‑
v
th1
<v<v
th1
时，模型会一直保持原有的状态。当
‑
v
th2
<v<
‑
v
th1
时，若此时忆阻器的阻值小于r
m
则会增加到r
m
，否则不发生变化。当v<
‑
v
th2
时，模型被置为r
h
。
[0017]
本发明所设计的三值与非门电路采用由三值忆阻器构成的3
×
2交叉阵列实现，其中两个作为输入忆阻器，一个作为输出忆阻器。三值或非门的逻辑状态用忆阻器的阻值表示，r
h
、r
m
、r
l
分别代表三值逻辑的“0”、“1”、“2”。在本设计中，m
1,1
和m
2,1
均是输入忆阻器，m
3,2
是输出忆阻器，v是直流电源。忆阻器m
1,1
和m
2,1
的初始状态是该逻辑门的两个输入a和b，m
3,2
的初始状态为r
h
，最终状态为逻辑门输出m
1,2
和m
2,2
的初始状态为r
l
。三值与非门逻辑的真值表如下表所示：
[0018][0019]“与非”逻辑运算可以通过转换为只存在“或”和“非”操作的布尔表达式。
[0020]
本发明所设计的三值与非门工作过程可分为三个步骤，第一阶段为初始阶段，第二和第三阶段为运算阶段。
[0021]
第一阶段，开关s1、s2闭合，其余开关断开。电压源v1输出v
read
，其余电压源输出0v。该阶段用于读取输入忆阻器m
1,1
和m
2,1
的初始状态，即逻辑门的输入。
[0022]
第二阶段，开关s
1,1
、s
2,1
闭合，其他开关状态不发生变化。电压源v1输出v
not
，其余电压源输出0v。此时m
1,1
与固定电阻并联再与m
1,2
串联构成一个标准三值反相器(standard ternary inverters，sti)，m
2,1
与固定电阻并联再与m
2,2
串联也构成一个sti。经由这两个非门分别得到逻辑变量a和b的“非”运算，即和在该阶段，m
1,1
、m
2,1
是两个输入忆阻器，m
1,2
、m
2,2
是两个输出忆阻器，a和b的非运算结果存储在m
1,2
和m
2,2
中。
[0023]
第三阶段，s1、s2、s
1,1
以及s
2,1
断开，s3、s4及s5闭合，其余开关状态不变。电压源v3和v4输出v
or
，其余电压源输出0v。此时m
1,2
、m
2,2
相当于并联，然后再与m
3,2
串联。经由m
1,2
、m
2,2
和m
3,2
组成的或门电路完成和的“或”运算，其中，m
1,2
、m
2,2
是两个输入忆阻器，m
3,2
是输出忆阻器，那么与非运算的结果就可存储在m
3,2
中。
[0024]
由于该三值与非逻辑门电路中两个输入忆阻器的参数以及在电路中的位置是相同的，因此下面分析中省去了部分重复的结果。
[0025]
优选的，对于所设计的三值与非门电路，采用的三值忆阻器模型的相关参数为a＝e＝10，b＝10000，c＝d＝0.2，阈值电压v
th1
和v
th2
分别设为0.9v和1.1v；r
h
、r
m
、r
l
分别为10kω、1kω、100ω；固定电阻为25ω；v
read
为0.3v，v
or
为1.25v，v
not
为1.123v。
[0026]
在运算阶段，首先进行“非”逻辑运算，当输入均为逻辑“0”时，m
1,1
与固定电阻的并联阻值为24.9ω，忆阻器m
1,2
两端的分压
‑
0.8991v，m
2,1
与固定电阻的并联阻值也为24.9ω，
忆阻器m
2,2
两端的分压
‑
0.8991v，均不超过阈值电压
‑
0.9v，因此，m
1,2
和m
2,2
的状态保持不变，即都为逻辑“2”。然后进行“或”逻辑运算，因m
1,2
和m
2,2
均为“2”，则它们的并联总电阻为50ω，此时m
3,2
两端的分压为1.244v，超过了阈值0.9v，因此m
3,2
的状态会被置为r
m
。在m
3,2
的阻值发生变化后，电压会在忆阻器之间重新分配，m
3,2
两端新的分压为1.19v，仍超过了阈值电压1.1v，所以m
3,2
的状态最终被切换为r
l
，即输出忆阻器最终输出逻辑“2”。
[0027]
当输入为逻辑“0”和“1”时，在此取m
1,1
为0、m
1,2
为1，反之同理。首先进行“非”逻辑运算，m
1,1
与固定电阻的并联阻值为24.9ω，忆阻器m
1,2
两端的分压
‑
0.8991v，m
2,1
与固定电阻的并联阻值为24.3ω，忆阻器m
2,2
两端的分压
‑
0.9035v。m
1,2
两端分压不超过阈值电压
‑
0.9v，因此m
1,2
的状态保持不变，即为逻辑“2”，m
2,2
两端分压超过阈值电压
‑
0.9v，因此m
2,2
的状态切换为r
m
。状态变化后，m
2,2
两端分压变为
‑
1.0964v，不超过阈值电压
‑
1.1v，即保持不变，为逻辑“1”。然后进行“或”逻辑运算，因m
1,2
和m
2,2
分别为“2”和“1”，则它们的并联总电阻为90.9ω，此时m
3,2
两端的分压为1.239v，超过了阈值0.9v，因此m
3,2
的状态会被置为r
m
。在m
3,2
的阻值发生变化后，电压会在忆阻器之间重新分配，m
3,2
两端新的分压为1.146v，仍超过了阈值电压1.1v，所以m
3,2
的状态最终被切换为r
l
，即输出忆阻器最终输出逻辑“2”。
[0028]
当输入为逻辑“0”和“2”时，在此取m
1,1
为0、m
1,2
为2，反之同理。首先进行“非”逻辑运算，m
1,1
与固定电阻的并联阻值为24.9ω，忆阻器m
1,2
两端的分压
‑
0.8991v，m
2,1
与固定电阻的并联阻值为20ω，忆阻器m
2,2
两端的分压
‑
0.9358v。m
1,2
两端分压不超过阈值电压
‑
0.9v，因此m
1,2
的状态保持不变，即为逻辑“2”，m
2,2
两端分压超过阈值电压
‑
0.9v，因此m
2,2
的状态切换为r
m
，状态变化后，m
2,2
两端分压变为
‑
1.101v，超过阈值电压
‑
1.1v，即状态进一步置成r
h
，为逻辑“0”。然后进行“或”逻辑运算，因m
1,2
和m
2,2
分别为“2”和“0”，则它们的并联总电阻为99ω，此时m
3,2
两端的分压为1.238v，超过了阈值0.9v，因此m
3,2
的状态会被置为r
m
。在m
3,2
的阻值发生变化后，电压会在忆阻器之间重新分配，m
3,2
两端新的分压为1.137v，仍超过了阈值电压1.1v，所以m
3,2
的状态最终被切换为r
l
，即输出忆阻器最终输出逻辑“2”。
[0029]
当输入均为逻辑“1”时，首先进行“非”逻辑运算，m
1,1
与固定电阻的并联阻值为24.3ω，忆阻器m
1,2
两端的分压
‑
0.9035v，m
2,1
与固定电阻的并联阻值也为24.3ω，忆阻器m
2,2
两端的分压
‑
0.9035v，均超过阈值电压
‑
0.9v，因此，m
1,2
和m
2,2
的状态都将切换为r
m
，阻值发生变化后，两端分压都变化为
‑
1.0964v，不超过
‑
1.1v的阈值电压，因此状态不会进一步变化，m
1,2
和m
2,2
都为逻辑“1”。然后进行“或”逻辑运算，因m
1,2
和m
2,2
均为“1”，则它们的并联总电阻为500ω，此时m
3,2
两端的分压为1.19v，超过了阈值0.9v，因此m
3,2
的状态会被置为r
m
。在m
3,2
的阻值发生变化后，电压会在忆阻器之间重新分配，m
3,2
两端新的分压为0.833v，未超过阈值电压1.1v，所以m
3,2
的状态不会进一步变化，即输出忆阻器最终输出逻辑“1”。
[0030]
当输入为逻辑“1”和“2”时，在此取m
1,1
为1、m
1,2
为2，反之同理。首先进行“非”逻辑运算，m
1,1
与固定电阻的并联阻值为24.3ω，忆阻器m
1,2
两端的分压
‑
0.9035v，m
2,1
与固定电阻的并联阻值为20ω，忆阻器m
2,2
两端的分压
‑
0.9358v。m
1,2
和m
2,2
两端分压均超过阈值电压
‑
0.9v，因此状态都切换为r
m
。状态变化后，m
1,2
两端分压变化为
‑
1.0964v，不超过
‑
1.1v的阈值电压，因此状态不会进一步变化，为逻辑“1”。m
2,2
两端分压变为
‑
1.101v，仍超过阈值电压
‑
1.1v，即状态进一步置成r
h
，为逻辑“0”。然后进行“或”逻辑运算，因m
1,2
和m
2,2
分别为“1”和“0”，则它们的并联总电阻为909ω，此时m
3,2
两端的分压为1.146v，超过了阈值0.9v，因此m
3,2
的状态会被置为r
m
。在m
3,2
的阻值发生变化后，电压会在忆阻器之间重新分配，m
3,2
两端
新的分压为0.655v，不超过阈值电压1.1v，所以m
3,2
的状态不会进一步变化，即输出忆阻器最终输出逻辑“1”。
[0031]
当输入均为逻辑“2”时，m
1,1
与固定电阻的并联阻值为20ω，忆阻器m
1,2
两端的分压
‑
0.9358v，m
2,1
与固定电阻的并联阻值也为20ω，忆阻器m
2,2
两端的分压
‑
0.9358v，均超过阈值电压
‑
0.9v，因此，m
1,2
和m
2,2
的状态都将切换为r
m
，阻值发生变化后，两端分压都变化为
‑
1.101v，仍超过
‑
1.1v的阈值电压，因此状态都会进一步切换为r
h
，m
1,2
和m
2,2
都为逻辑“0”。然后进行“或”逻辑运算，因m
1,2
和m
2,2
均为“0”，则它们的并联总电阻为5kω，此时m
3,2
两端的分压为0.833v，不超过阈值0.9v，因此m
3,2
的状态保持不变，即输出忆阻器最终输出逻辑“0”。
[0032]
本领域的普通技术人员应当认识到，以上实施例仅是用来验证本发明，而并非作为对本发明的限定，只要是在本发明的范围内，对以上实施例的变化、变形都将落在本发明的保护范围内。

技术特征：
1.基于三值忆阻器交叉阵列的数字与非门实现方法，其特征在于：所采用的三值忆阻器为压控阈值型三值忆阻器，其数学模型由下式描述：值忆阻器，其数学模型由下式描述：值忆阻器，其数学模型由下式描述：式中的a,b,c,d,e是模型中的可调参数，x为系统内部状态变量，v(t)表示忆阻器两端的电压，i(t)表示流经忆阻器的电流，v
th1
和v
th2
代表两个不同的阈值电压，r
l
、r
m
、r
h
分别对应于该模型从低到高的三种不同的阻态，分别代表三值逻辑的“2”、“1”、“0”；采用六个上述三值忆阻器构成所述数字或非门，其中两个作为输入忆阻器，另一个作为输出忆阻器，具体采用以下连接方式：采用3
×
2结构的三值忆阻器交叉阵列，每个忆阻器都位于横线与纵线的交叉点，且忆阻器的正极都与纵线相连，负极与横线相连；忆阻器m
1,1
、m
2,1
、m
3,1
的正极都连接在同一条纵线上，该纵线经开关s1与直流电源v1相连；m
1,2
、m
2,2
、m
3,2
的正极都连接在同一条纵线上，该纵线经开关s2与直流电源v2相连；m
1,1
、m
1,2
的负极连接在同一条横线上，该横线经开关s3与直流电源v3相连；m
2,1
、m
2,2
的负极连接在同一条横线上，该横线经开关s4与直流电源v4相连；m
3,1
、m
3,2
的负极连接在同一条横线上，该横线经开关s5与直流电源v5相连；此外，六个忆阻器再分别都经一个开关与一个等阻值的固定电阻并联；忆阻器的三个阻态分别表示三值逻辑的“0”、“1”、“2”；在六个忆阻器中，忆阻器m
1,1
和m
2,1
是输入忆阻器，m
3,2
是输出忆阻器；在外加电压作用下，该忆阻器模型能表现出阈值特性；当v>v
th2
时，忆阻器被置为r
l
；当v
th1
<v<v
th2
时，如果此时忆阻器模型的状态为r
h
则会迅速降至r
m
，否则会保持原有的状态不发生改变；当
‑
v
th1
<v<v
th1
时，模型会一直保持原有的状态；当
‑
v
th2
<v<
‑
v
th1
时，若此时忆阻器的阻值小于r
m
则会增加到r
m
，否则不发生变化；当v<
‑
v
th2
时，模型被置为r
h
；忆阻器m
1,1
和m
2,1
的初始状态是该逻辑门的两个输入a和b，m
3,2
的初始状态为r
h
，最终状态为逻辑门输出m
1,2
和m
2,2
的初始状态为r
l
；数字与非门的真值表如下表所示：
数字与非门的工作过程可分为三个步骤：第一阶段，开关s1、s2闭合，其余开关断开；电压源v1输出v
read
，其余电压源输出0v；该阶段用于读取输入忆阻器m
1,1
和m
2,1
的初始状态，即逻辑门的输入；第二阶段，开关s
1,1
、s
2,1
闭合，其他开关状态不发生变化；电压源v1输出v
not
，其余电压源输出0v；此时m
1,1
与固定电阻并联再与m
1,2
串联构成一个标准三值反相器，m
2,1
与固定电阻并联再与m
2,2
串联也构成一个标准三值反相器；经由这两个非门分别得到逻辑变量a和b的“非”运算，即和在该阶段，m
1,1
、m
2,1
是两个输入忆阻器，m
1,2
、m
2,2
是两个输出忆阻器，a和b的非运算结果存储在m
1,2
和m
2,2
中；第三阶段，s1、s2、s
1,1
以及s
2,1
断开，s3、s4及s5闭合，其余开关状态不变；电压源v3和v4输出v
or
，其余电压源输出0v；此时m
1,2
、m
2,2
相当于并联，然后再与m
3,2
串联；经由m
1,2
、m
2,2
和m
3,2
组成的或门电路完成和的“或”运算，其中，m
1,2
、m
2,2
是两个输入忆阻器，m
3,2
是输出忆阻器，那么与非运算的结果就可存储在m
3,2
中。2.根据权利要求1所述的基于三值忆阻器交叉阵列的数字与非门实现方法，其特征在于：令数学模型中的a＝e＝10，b＝10000，c＝d＝0.2，阈值电压v
th1
和v
th2
分别设为0.9v和1.1v；r
h
、r
m
、r
l
分别为10kω、1kω、100ω；固定电阻为25ω；v
read
为0.3v，v
or
为1.25v，v
not
为1.123v；在运算阶段，首先进行“非”逻辑运算：当输入均为逻辑“0”时，m
1,1
与固定电阻的并联阻值为24.9ω，忆阻器m
1,2
两端的分压
‑
0.8991v，m
2,1
与固定电阻的并联阻值也为24.9ω，忆阻器m
2,2
两端的分压
‑
0.8991v，均不超过阈值电压
‑
0.9v，因此，m
1,2
和m
2,2
的状态保持不变，即都为逻辑“2”；然后进行“或”逻辑运算，因m
1,2
和m
2,2
均为“2”，则它们的并联总电阻为50ω，此时m
3,2
两端的分压为1.244v，超过了阈值0.9v，因此m
3,2
的状态会被置为r
m
；在m
3,2
的阻值发生变化
后，电压会在忆阻器之间重新分配，m
3,2
两端新的分压为1.19v，仍超过了阈值电压1.1v，所以m
3,2
的状态最终被切换为r
l
，即输出忆阻器最终输出逻辑“2”；当输入为逻辑“0”和“1”时，在此取m
1,1
为0、m
1,2
为1，反之同理；首先进行“非”逻辑运算，m
1,1
与固定电阻的并联阻值为24.9ω，忆阻器m
1,2
两端的分压
‑
0.8991v，m
2,1
与固定电阻的并联阻值为24.3ω，忆阻器m
2,2
两端的分压
‑
0.9035v；m
1,2
两端分压不超过阈值电压
‑
0.9v，因此m
1,2
的状态保持不变，即为逻辑“2”，m
2,2
两端分压超过阈值电压
‑
0.9v，因此m
2,2
的状态切换为r
m
；状态变化后，m
2,2
两端分压变为
‑
1.0964v，不超过阈值电压
‑
1.1v，即保持不变，为逻辑“1”；然后进行“或”逻辑运算，因m
1,2
和m
2,2
分别为“2”和“1”，则它们的并联总电阻为90.9ω，此时m
3,2
两端的分压为1.239v，超过了阈值0.9v，因此m
3,2
的状态会被置为r
m
；在m
3,2
的阻值发生变化后，电压会在忆阻器之间重新分配，m
3,2
两端新的分压为1.146v，仍超过了阈值电压1.1v，所以m
3,2
的状态最终被切换为r
l
，即输出忆阻器最终输出逻辑“2”；当输入为逻辑“0”和“2”时，在此取m
1,1
为0、m
1,2
为2，反之同理；首先进行“非”逻辑运算，m
1,1
与固定电阻的并联阻值为24.9ω，忆阻器m
1,2
两端的分压
‑
0.8991v，m
2,1
与固定电阻的并联阻值为20ω，忆阻器m
2,2
两端的分压
‑
0.9358v；m
1,2
两端分压不超过阈值电压
‑
0.9v，因此m
1,2
的状态保持不变，即为逻辑“2”，m
2,2
两端分压超过阈值电压
‑
0.9v，因此m
2,2
的状态切换为r
m
，状态变化后，m
2,2
两端分压变为
‑
1.101v，超过阈值电压
‑
1.1v，即状态进一步置成r
h
，为逻辑“0”；然后进行“或”逻辑运算，因m
1,2
和m
2,2
分别为“2”和“0”，则它们的并联总电阻为99ω，此时m
3,2
两端的分压为1.238v，超过了阈值0.9v，因此m
3,2
的状态会被置为r
m
；在m
3,2
的阻值发生变化后，电压会在忆阻器之间重新分配，m
3,2
两端新的分压为1.137v，仍超过了阈值电压1.1v，所以m
3,2
的状态最终被切换为r
l
，即输出忆阻器最终输出逻辑“2”；当输入均为逻辑“1”时，首先进行“非”逻辑运算，m
1,1
与固定电阻的并联阻值为24.3ω，忆阻器m
1,2
两端的分压
‑
0.9035v，m
2,1
与固定电阻的并联阻值也为24.3ω，忆阻器m
2,2
两端的分压
‑
0.9035v，均超过阈值电压
‑
0.9v，因此，m
1,2
和m
2,2
的状态都将切换为r
m
，阻值发生变化后，两端分压都变化为
‑
1.0964v，不超过
‑
1.1v的阈值电压，因此状态不会进一步变化，m
1,2
和m
2,2
都为逻辑“1”；然后进行“或”逻辑运算，因m
1,2
和m
2,2
均为“1”，则它们的并联总电阻为500ω，此时m
3,2
两端的分压为1.19v，超过了阈值0.9v，因此m
3,2
的状态会被置为r
m
；在m
3,2
的阻值发生变化后，电压会在忆阻器之间重新分配，m
3,2
两端新的分压为0.833v，未超过阈值电压1.1v，所以m
3,2
的状态不会进一步变化，即输出忆阻器最终输出逻辑“1”；当输入为逻辑“1”和“2”时，在此取m
1,1
为1、m
1,2
为2，反之同理；首先进行“非”逻辑运算，m
1,1
与固定电阻的并联阻值为24.3ω，忆阻器m
1,2
两端的分压
‑
0.9035v，m
2,1
与固定电阻的并联阻值为20ω，忆阻器m
2,2
两端的分压
‑
0.9358v；m
1,2
和m
2,2
两端分压均超过阈值电压
‑
0.9v，因此状态都切换为r
m
；状态变化后，m
1,2
两端分压变化为
‑
1.0964v，不超过
‑
1.1v的阈值电压，因此状态不会进一步变化，为逻辑“1”；m
2,2
两端分压变为
‑
1.101v，仍超过阈值电压
‑
1.1v，即状态进一步置成r
h
，为逻辑“0”；然后进行“或”逻辑运算，因m
1,2
和m
2,2
分别为“1”和“0”，则它们的并联总电阻为909ω，此时m
3,2
两端的分压为1.146v，超过了阈值0.9v，因此m
3,2
的状态会被置为r
m
；在m
3,2
的阻值
发生变化后，电压会在忆阻器之间重新分配，m
3,2
两端新的分压为0.655v，不超过阈值电压1.1v，所以m
3,2
的状态不会进一步变化，即输出忆阻器最终输出逻辑“1”；当输入均为逻辑“2”时，m
1,1
与固定电阻的并联阻值为20ω，忆阻器m
1,2
两端的分压
‑
0.9358v，m
2,1
与固定电阻的并联阻值也为20ω，忆阻器m
2,2
两端的分压
‑
0.9358v，均超过阈值电压
‑
0.9v，因此，m
1,2
和m
2,2
的状态都将切换为r
m
，阻值发生变化后，两端分压都变化为
‑
1.101v，仍超过
‑
1.1v的阈值电压，因此状态都会进一步切换为r
h
，m
1,2
和m
2,2
都为逻辑“0”；然后进行“或”逻辑运算，因m
1,2
和m
2,2
均为“0”，则它们的并联总电阻为5kω，此时m
3,2
两端的分压为0.833v，不超过阈值0.9v，因此m
3,2
的状态保持不变，即输出忆阻器最终输出逻辑“0”。
技术总结
本发明公开了一种基于三值忆阻器交叉阵列的数字与非门实现方法。本发明采用3


技术研发人员：王晓媛 董传涛 金晨曦
受保护的技术使用者：杭州电子科技大学
技术研发日：2021.03.26
技术公布日：2021/6/29