驱动装置和发光装置的制作方法

1.本发明涉及一种驱动装置和发光装置。


背景技术：

2.近年来，包括诸如垂直腔面发射激光器(vcsel)的大量(例如几百个)发光元件的多通道发光装置是众所周知的(例如，参考专利文献1)。
3.引用列表
4.专利文献
5.专利文献1：pct专利公开号wo2015/174239


技术实现要素：

6.技术问题
7.然而，在尝试使用微凸块将vcsel芯片连接到驱动大量发光元件的驱动器芯片的情况下，上述传统技术难以使单个驱动器芯片确定全部通道的电路是否正常。原因在于要连接到驱动器芯片的微凸块连接焊盘很小。这使得难以使测试探针与此类连接焊盘正确接触。
8.鉴于以上情况，本发明提出了一种驱动装置和发光装置，其甚至使单个驱动器芯片能够确定全部通道的电路是否正常。
9.问题的解决方案
10.本发明提供了一种驱动装置。该驱动装置包括驱动电路和检测电路。驱动电路分别驱动多个通道。多个通道包括多个发光元件。检测电路集体地检测全部通道的异常。此外，驱动装置通过多个微凸块电气地且机械地连接到发光元件阵列，该发光元件阵列包括多个发光元件。
11.发明的有益效果
12.本发明甚至使单个驱动器芯片能够确定全部通道的电路是否正常。应当注意，这里描述的优点不一定是限制性的。本发明可以提供在该文件中描述的任何优点。
附图说明
13.[图1]是示出根据本发明的实施例的发光装置的构造实例的透视图。
[0014]
[图2a]是示出根据本发明的实施例的vcsel芯片和驱动器芯片的构造实例的俯视图。
[0015]
[图2b]是示出根据本发明的实施例的发光装置的构造实例的俯视图。
[0016]
[图3]是示出根据本发明的实施例的驱动器芯片的构造实例的电路图。
[0017]
[图4]是示出在本发明的实施例中结合了vcsel芯片的情况下执行的驱动器芯片操作的实例的电路图。
具体实施方式
[0018]
现在将参考附图详细描述本发明的实施例。应当注意，在实施例的以下描述中，相同的元件由相同的附图标记表示，并且将不再赘述。
[0019]
发光装置的构造
[0020]
图1是示出根据本发明的实施例的发光装置1的构造实例的透视图。如图1所示，发光装置1包括vcsel芯片2和驱动器芯片3。应当注意，在本发明的实施例中，vcsel芯片2是发光元件阵列的实例，驱动器芯片3是驱动装置的实例。
[0021]
vcsel芯片2包括多个发光元件5(见图4)。此外，在vcsel芯片2中，由多个发光元件5形成多个通道。设置在vcsel芯片2中的每个发光元件5可以是例如半导体激光器，更具体地，可以是垂直腔面发射激光器(vcsel)。应当注意，在本实施例中，设置在vcsel芯片2中的发光元件5不限于此类实例。
[0022]
驱动器芯片3包括驱动电路10(见图3)和检测电路20(见图3)。驱动电路10分别驱动vcsel芯片2中的全部通道。检测电路20检测全部通道是否正常。稍后将描述驱动器芯片3的内部构造。
[0023]
另外，在根据本实施例的发光装置1中，vcsel芯片2被结合在驱动器芯片3的上表面3a(见图2a)上。此外，vcsel芯片2和驱动器芯片3通过多个微凸块4彼此电气地且机械地连接。
[0024]
图2a是示出根据本发明的实施例的vcsel芯片2和驱动器芯片3的构造实例的俯视图。如图2a所示，在vcsel芯片2的底表面2a上设置有多个连接焊盘2b。此外，在驱动器芯片3的上表面3a上设置有多个连接焊盘3b。多个连接焊盘3b设置在与vcsel芯片2的多个连接焊盘2b的位置相对应的位置。
[0025]
此外，当连接焊盘2b和连接焊盘3b被定位成彼此面对并且通过微凸块4彼此电气地且机械地连接时，如图2b所示形成根据本实施例的发光装置1。图2b是示出根据本发明的实施例的发光装置1的构造实例的俯视图。
[0026]
应当注意，微凸块是一种用于通过金属凸块电气地且机械地连接两个芯片的连接焊盘的技术，该金属凸块比传统焊球小(例如，金属凸块直径为几微米至几十微米)。该技术使得驱动器芯片3能够驱动具有大量通道的vcsel芯片2。
[0027]
驱动器芯片的构造
[0028]
随后，现在将参考图3描述驱动器芯片3的详细构造。图3是示出根据本发明的实施例的驱动器芯片3的构造实例的电路图。如图3所示，驱动器芯片3包括驱动电路10和检测电路20。
[0029]
应当注意，为了便于理解，在稍后参考的图3和图4的实例中示出了通道ch1至ch3的构造，通道ch1至ch3在为驱动器芯片3提供的总共n个(例如800个)通道(以下也称为ch)之中。另外，尽管以下描述主要针对ch1的检测电路20，但是ch2至chn的构造类似于ch1的构造。
[0030]
驱动电路10包括dac(数模转换器)11和n个驱动部12
‑
1至12
‑
n，它们分别对应于各个通道。dac 11选择与由外部提供的数字信号给出的阶度值相对应的电势差，并在上布线13和下布线14之间产生所选的电势差。
[0031]
从图中未示出的控制部将选择信号s1至sn输入至驱动部12
‑
1至12
‑
n。选择信号s1
至sn基于各个通道选择性地指定是否发光。例如，在ch1上，来自控制部的选择信号通过信号线16发送。
[0032]
随后，选择信号s1至sn中的每一个在电平移位电路17中被电平移位以获得选择信号sh1至shn。然后，选择信号sh1至shn被发送到与各个通道相对应的驱动部12。
[0033]
例如，在本实施例中，选择信号s1至sn是0至1.1(v)的信号，选择信号sh1至shn是0至3.3(v)的信号。另外，在选择信号s1～sn为高电平的情况下，控制部选择发光。同时，在选择信号s1至sn处于低电平的情况下，不选择发光。
[0034]
如图3所示，驱动部12
‑
1包括三个p型晶体管和一个非电路。基于上述电平移位选择信号sh1，驱动部12
‑
1将预定的工作电流i1提供给连接焊盘3b
‑
1，该连接焊盘3b
‑
1是ch1的连接焊盘3b。
[0035]
在本实施例中，由驱动部12
‑
1和设置在上布线13和下布线14之间的p型晶体管15形成电流镜电路。另外，当高电平选择信号sh1被输入至驱动部12
‑
1时，驱动部12
‑
1能够基于由dac 11产生的电势差向连接焊盘3b
‑
1提供工作电流i1。
[0036]
应当注意，图3中的实例描绘了发光元件5没有连接到任何连接焊盘3b的情况(即，采用了没有vcsel芯片2的驱动器芯片3(即，单个驱动器芯片3)的情况)。
[0037]
检测电路20包括分别与各个通道相对应的n个检测部30
‑
1～30
‑
n(以下，也统称为检测部30)、公共布线50、非电路60和与电路70。
[0038]
对应于ch1的检测部30
‑
1包括n型晶体管31、或电路32、非电路33、逻辑电路34、与电路36、非电路37、异或电路38、以及n型晶体管39。应当注意，在本发明的实施例中，n型晶体管31是分路开关的实例，并且与电路36是用于测试的与电路的实例。
[0039]
n型晶体管31的漏极通过伪电阻器ra连接到节点40。节点40连接在驱动部12
‑
1和连接焊盘3b
‑
1之间，并且通过电阻器rb连接到逻辑电路34的输入侧。n型晶体管31的源极接地。即，在节点40与地之间串联连接有作为分路开关的伪电阻器ra和n型晶体管31。
[0040]
另外，来自或电路32的输出信号被输入至n型晶体管31的栅极。或电路32接收来自控制部的信号a1的输入，并且还通过非电路33接收从信号线16的节点18分支的选择信号sh1的输入。
[0041]
这里，在图3所示的实例中，如上所述采用单个驱动器芯片3。在如上所述采用单个驱动器芯片3的实施例中选择ch1发光的情况下，检测部30
‑
1以伪方式在内部产生在发光元件5中出现的工作电压v1。更具体地，伪电阻器ra和n型晶体管31用于以伪方式在检测部30
‑
1中产生工作电压v1。
[0042]
在采用单个驱动器芯片3的情况下，控制部在全部检测部30中将高电平信号a1至an输入至或电路32。这使得或电路32输出高电平信号。因此，全部检测部30中的n型晶体管31导通，从而全部通道的驱动部12通过伪电阻器ra接地。
[0043]
例如，在将高电平选择信号s1输入至ch1的驱动部12
‑
1的情况下，驱动部12
‑
1将预定的工作电流i1提供给连接焊盘3b
‑
1。在这种情况下，虽然什么都没有连接到连接焊盘3b
‑
1，但是驱动部12
‑
1通过伪电阻器ra接地。
[0044]
因此，工作电流i1流向伪电阻器ra，从而在伪电阻器ra上游的节点40处以伪方式产生了工作电压v1。随后，工作电压v1被输入至逻辑电路34。例如，在采用单个驱动器芯片3的情况下，以伪方式产生的工作电压v1基本上等于电源电压vcc(例如，3.3v)。
[0045]
如图3所示，逻辑电路34包括三个n型晶体管和三个p型晶体管。逻辑电路34包括与部和比较部。与部用作与电路。比较部包括多个反相器电路(在图3的实例中为两个反相器电路)，并且用作比较器电路。
[0046]
逻辑电路34的与部不仅接收工作电压v1的输入，而且还接收来自控制部的信号t的输入。当要检查形成在驱动器芯片3中的全部通道的电路的异常时(即，在启用异常检测模式的情况下)，信号t达到高电平。
[0047]
然后，在启用异常检测模式的情况下，逻辑电路34的比较部能够用作比较器电路，将电源电压vcc的一半用作阈值电压，并将输入电压((在这种情况下为工作电压v1)与阈值电压进行比较。例如，在输入高电平选择信号s1并且从驱动部12
‑
1提供工作电流i1的情况下，工作电压v1等于或高于阈值电压。因此，逻辑电路34产生高电平检测信号e1。
[0048]
同时，在输入低电平选择信号s1并且没有从驱动部12
‑
1提供工作电流i1的情况下，工作电压v1低于阈值电压。因此，逻辑电路34产生低电平检测信号e1。
[0049]
换言之，逻辑电路34的比较部具有与比较器相同的功能。当逻辑电路34的比较部由多个反相器电路形成时，所得到的电路构造比比较器的电路构造更简单。因此，本实施例可以降低驱动器芯片3的制造成本。应当注意，在本实施例中，逻辑电路34的比较部可以被配置为比较器。
[0050]
从逻辑电路34输出的检测信号e1被输入至与电路36。与电路36不仅通过非电路37从控制部接收检测信号e1的输入，而且还接收测试信号b的输入。在常规异常检测模式下，测试信号b被禁用(即达到低电平)。稍后将详细描述通过使用测试信号b执行的处理。
[0051]
另外，由于在常规异常检测模式下测试信号b处于低电平，所以从低电平转换为高电平的测试信号b通过非电路37输入至与电路36。因此，从与电路36直接输出检测信号e1，然后将其输入至异或电路38。
[0052]
异或电路38不仅接收检测信号e1的输入，还接收从信号线16的节点19分支的选择信号s1的输入。然后，异或电路38根据输入的检测信号e1和选择信号s1输出确定信号x1。
[0053]
例如，在选择信号s1为高电平(即，选择ch1发光)并且检测信号e1为高电平(即，工作电压v1为高)的情况下，异或电路38输出低电平确定信号x1。
[0054]
类似地，在选择信号s1为低电平(即，未选择ch1发光)并且检测信号e1为低电平(即，工作电压v1为低)的情况下，异或电路38输出低电平确定信号x1。
[0055]
同时，在选择信号s1为高电平(即，选择ch1发光)并且检测信号e1为低电平(即，工作电压v1为低)的情况下，异或电路38输出高电平确定信号x1。
[0056]
类似地，在选择信号s1为低电平(即，未选择ch1发光)并且检测信号e1为高电平(即，工作电压v1为高)的情况下，异或电路38输出高电平确定信号x1。
[0057]
换言之，在驱动部12
‑
1和其他ch1电路正常并且检测信号e1与选择信号s1一致的情况下，异或电路38输出低电平确定信号x1。同时，在驱动部12
‑
1或其他ch1电路异常并且检测信号e1与选择信号s1不一致的情况下，异或电路38输出高电平确定信号x1。
[0058]
如上所述，本实施例使用异或电路38来确定检测信号e1是否与选择信号s1一致。这使得容易检测驱动器芯片3中的ch1电路是否正常。
[0059]
类似地，本实施例在对应于各个通道的检测部30中使用异或电路38，以确定ch2至chn的检测信号e2至en是否分别与选择信号s2至sn一致。这使得容易检测驱动器芯片3中的
ch2至chn电路是否均正常。
[0060]
从异或电路38输出的确定信号x1被输入至n型晶体管39的栅极。n型晶体管39的漏极连接到公共布线50，并且n型晶体管39的源极被接地。电源电压vcc通过电阻器rc被提供给公共布线50。此外，对应于各个通道的检测部30中的n型晶体管39被共同地连接到公共布线50。
[0061]
此外，非电路60的输入端子连接到电阻器rc的下游的公共布线50，并且从非电路60输出的集体确定信号z被输入至与电路70。
[0062]
这里，在全部通道的电路正常并且全部确定信号x1至xn都处于低电平的情况下，公共布线50保持不接地(即，变为高电平)。因此，非电路60输出低电平的集体确定信号z。
[0063]
同时，在全部通道中的任何一个为异常的情况下，确定信号x1至xn中的至少一个达到高电平。在这种情况下，公共布线50接地(即达到低电平)。因此，非电路60输出高电平的集体确定信号z。
[0064]
如上所述，只要全部检测部30中的n型晶体管39都连接到单个公共布线50上，本实施例就能够使非电路60在全部通道的任何一个为异常的情况下输出高电平集体确定信号z。
[0065]
换言之，本实施例被配置为使得由多个n型晶体管39、公共布线50和非电路60形成集体确定部，用于基于确定信号x1至xn来集体地确定全部通道的电路是否正常。
[0066]
另外，集体确定部具有与多输入单输出或电路相同的功能。同时，当由多个n型晶体管39、公共布线50和非电路60形成集体确定部时，可以使电路构造比多输入单输出或电路的电路构造更简单。
[0067]
因此，本实施例可以降低驱动器芯片3的制造成本。应当注意，本实施例中的集体确定部可以由多输入单输出或电路形成。
[0068]
与电路70从控制部接收除了集体确定信号z之外的、用于启用异常检测模式的信号t的输入。因此，仅在启用异常检测模式的情况下，与电路70的电路能够输出高电平的集体确定信号z(即，存在电路异常的情况下的集体确定信号)。
[0069]
换言之，本实施例被配置为使得在启用异常检测模式并且全部通道中的任何一个都异常的情况下，与电路70能够输出高电平集体确定信号z。因此，根据本实施例，在启用异常检测模式的情况下，本实施例能够集体地检测驱动器芯片3中的全部通道的电路是否正常。
[0070]
下面描述当采用单个驱动器芯片3时根据本实施例的检测电路20检测到异常时执行的处理过程。首先，控制部执行预定操作以打开/关闭各个通道的选择信号s1至sn，并将高电平信号a1至an输入至检测电路20的各个检测部30。
[0071]
接下来，在驱动部12和其他电路进入稳定状态之后，控制部将用于启用异常检测模式的高电平信号t输入至检测电路20。在例如驱动器芯片3开始工作的过渡状态下，例如在工作电压v1至vn不稳定的情况下，这减小了错误检测各个通道的电路中的异常的可能性。
[0072]
另外，当在异或电路38之前布置用作用于测试的与电路的与电路36时，本实施例能够确定用于产生确定信号x1的异或电路38本身是否正常。
[0073]
例如，控制部首先将要输入至全部通道的测试信号b切换到高电平。例如，当要输
入至ch2的测试信号b被设置为高电平时，在非电路37中转换为低电平的测试信号b被输入至与电路36。因此，从与电路36输出的检测信号e2处于低电平。
[0074]
接下来，控制部将ch2选择信号s2设置为高电平，并将全部其他选择信号设置为低电平。这使得ch2选择信号s2与检测信号e2不一致。因此，异或电路38输出高电平确定信号x2。因此，在ch2选择信号s2被设置为高电平的情况下，检测电路20输出高电平的集体确定信号z。
[0075]
如上所述，在将要输入至全部通道的测试信号b设置为高电平并且将各个通道(例如，ch2)的选择信号设置为高电平的情况下，本实施例监测集体确定信号z。这使得可以确定各个通道的异或电路38是否正常。
[0076]
例如，将本实施例中的驱动器芯片3的控制部配置为能够对全部n个通道执行用于进行上述确定的序列处理就足够了。这可以容易地确定全部检测部30中的异或电路38是否正常。
[0077]
另外，在采用单个驱动器芯片3执行异常检测处理的情况下，本实施例能够向驱动器芯片3提供用于测试的准确的电源电压vcc。这提高了用于逻辑电路34的阈值电压的精度，其基于电源电压vcc产生。因此，单个驱动器芯片3能够以更高的精度执行异常检测处理。
[0078]
在结合有vcsel芯片的情况下执行的异常检测过程
[0079]
现在将参考图4描述在结合了vcsel芯片2的情况下执行的异常检测处理。图4是示出在本发明的实施例中结合了vcsel芯片2的情况下由驱动器芯片3执行的操作的实例的电路图。换言之，图4示出了在其中vcsel芯片2被结合在驱动器芯片3上的发光装置1中执行的操作的实例。
[0080]
如图4所示，发光装置1被配置为使得vcsel芯片2的多个发光元件5分别连接到驱动器芯片3的多个连接焊盘3b。发光元件5
‑
1至5
‑
n分别连接到连接焊盘3b
‑
1至3b
‑
n。
[0081]
驱动部12
‑
1至12
‑
n通过连接焊盘3b
‑
1至3b
‑
n连接到作为发光二极管的发光元件5
‑
1至5
‑
n的阳极。发光元件5
‑
1至5
‑
n的阴极共同接地。即，本实施例被配置为使得发光元件5
‑
1至5
‑
n被连接为阴极公共端。
[0082]
从现在起，为了便于理解，将详细描述在作为多个通道之一的ch1上执行的异常检测处理。在ch1上，根据在驱动部12
‑
1中产生的工作电流i1，在驱动部12
‑
1和连接焊盘3b
‑
1之间产生发光元件5
‑
1的工作电压v1。产生的工作电压v1具有例如基于发光元件5
‑
1的规格的值(例如2.2v)，并且被输入至检测电路20的检测部30
‑
1。
[0083]
这里，在选择ch1发光并且ch1选择信号s1为高电平的情况下，在电平移位电路17中被电平移位的选择信号sh1也为高电平。因此，低电平信号通过非电路33被输入至或电路32。
[0084]
另外，本实施例被配置为使得在vcsel芯片2连接到驱动器芯片3的情况下，控制部在全部检测部30中将低电平信号a1至an输入至或电路32。
[0085]
换言之，在vcsel芯片2连接到驱动器芯片3并且ch1选择信号s1处于高电平的情况下，或电路32输出低电平信号a1。这不会使检测部30
‑
1中的n型晶体管31导通。因此，伪电阻器ra保持不接地。
[0086]
因此，在vcsel芯片2连接到驱动器芯片3且ch1选择信号s1为高电平的情况下，输
入至检测部30
‑
1的工作电压v1被原样输入至逻辑电路34。
[0087]
此外，在驱动部12
‑
1和其他ch1电路正常的情况下，工作电压v1为高。因此，与上述图3的实例一样，输入至异或电路38的检测信号e1和选择信号s1均处于高电平并且彼此一致。因此，在驱动部12
‑
1和其他ch1电路正常的情况下，异或电路38输出低电平确定信号x1。
[0088]
同时，在驱动部12
‑
1或其他ch1电路异常的情况下，工作电压v1为低。因此，输入至异或电路38的检测信号e1和选择信号s1彼此不一致。因此，在驱动部12
‑
1或其他ch1电路异常的情况下，异或电路38输出高电平确定信号x1。
[0089]
另外，在没有选择ch1发光并且ch1选择信号s1处于低电平的情况下，在电平移位电路17中被电平移位的选择信号sh1也处于低电平。因此，通过非电路33将高电平信号输入至或电路32。这使得或电路32输出高电平信号。因此，检测部30
‑
1中的n型晶体管31导通。因此，伪电阻器ra接地。
[0090]
此外，在驱动部12
‑
1和其他ch1电路正常的情况下，工作电流i1不流动，从而工作电压v1低。因此，与上述图3的实例一样，输入至异或电路38的检测信号e1和选择信号s1均为低电平，并且彼此一致。因此，在驱动部12
‑
1和其他ch1电路正常的情况下，异或电路38输出低电平确定信号x1。
[0091]
同时，在驱动部12
‑
1或其他ch1电路异常并且高工作电流i1流动的情况下，高工作电流i1流向伪电阻器ra。因此，在节点40处产生高工作电压v1。因此，输入至异或电路38的检测信号e1和选择信号s1彼此不一致。因此，在驱动部12
‑
1或其他ch1电路异常的情况下，异或电路38输出高电平确定信号x1。
[0092]
如上所述，即使在没有选择来自特定通道的发光并且在特定通道上产生高工作电流的情况下，本实施例也能够检测特定通道的电路是否正常。
[0093]
此外，在全部通道的电路正常并且全部确定信号x1至xn都处于低电平的情况下，检测电路20输出低电平集体确定信号z，与上述图3实例的情况一样。
[0094]
同时，在任何一个通道异常的情况下，确定信号x1至xn中的至少一个达到高电平。因此，检测电路20输出高电平的集体确定信号z。
[0095]
如上所述，只要启用了异常检测模式，即使在发光装置1正在操作的情况下，本实施例也能够集体地检测驱动器芯片3中的全部通道的电路是否正常。
[0096]
另外，即使在特定的未选择的通道上存在电路异常而产生高工作电流的情况下，本实施例也能够将高工作电流旁路到伪电阻器ra。因此，在不选择特定通道的情况下，本实施例能够防止特定通道的发光元件5错误地发光。
[0097]
此外，在本实施例中，只要在驱动部12与逻辑电路34的比较部之间配置逻辑电路34的与部，就仅在启用异常检测模式的情况下，向逻辑电路34的比较部输入工作电压v1。
[0098]
因此，在禁用异常检测模式的情况下(即，发光装置1处于正常操作模式)，可以通过逻辑电路34的比较部的操作来抑制驱动器芯片3的功耗增加。特别地，本实施例被配置使得逻辑电路34的比较部由多个反相器电路形成。因此，在逻辑电路34的比较部工作的情况下，它消耗相对大量的功率。因此，本实施例提供了降低功耗的巨大效果。
[0099]
应当注意，在前述实施例中，已经以选择信号s1在电平移位电路17中被电平移位然后被输入至驱动部12
‑
1的情况为例进行了描述。然而，选择信号s1可以原样输入至驱动部12
‑
1。在此类情况下，仅要求选择信号s1的高电平信号近似等于电源电压vcc。
[0100]
另外，前述实施例可以可替代地被配置为使得在vcsel芯片2的每个区域中布置多个(例如，十六个)dac 11，并且将预定数量(例如，五十个)驱动部12连接到每个dac 11。
[0101]
此外，在上述实施例中，已经以包括p型晶体管并以共同连接的阴极驱动多个发光元件5的驱动部12为例进行了描述。可替代地，本发明可以被配置使得驱动部12包括n型晶体管并且通过共同连接的阳极来驱动多个发光元件5。
[0102]
应当注意，本说明书中描述的优点仅是示例性的，而非限制性的。本发明可以提供附加的优点。
[0103]
另外，本技术可以采用以下构造。
[0104]
(1)
[0105]
一种驱动装置，包括：
[0106]
驱动电路，分别驱动多个通道，该多个通道包括多个发光元件；以及
[0107]
检测电路，集体检测全部通道的异常，其中，
[0108]
驱动装置通过多个微凸块电气地且机械地连接到发光元件阵列，该发光元件阵列包括多个发光元件。
[0109]
(2)
[0110]
根据(1)所述的驱动装置，其中，
[0111]
检测电路包括
[0112]
多个伪电阻器，以伪方式形成各个通道的发光元件的内部电阻，以及
[0113]
多个分路开关，串联连接到各个伪电阻器，并且
[0114]
在不连接发光元件阵列的情况下，通过使多个分路开关导通，来以伪方式产生全部通道的发光元件的工作电压。
[0115]
(3)
[0116]
根据(2)所述的驱动装置，其中，
[0117]
在连接发光元件阵列的情况下，检测电路使与未被选择用于发光的通道相对应的分路开关导通。
[0118]
(4)
[0119]
根据(2)或(3)所述的驱动装置，其中，
[0120]
驱动电路包括控制部，该控制部产生用于选择是否从通道发射光的选择信号，并且，
[0121]
检测电路包括异或电路，该异或电路将从控制部发送的选择信号与每个通道的输出信号进行比较，该输出信号是基于发光元件的工作电压产生的。
[0122]
(5)
[0123]
根据(4)所述的驱动装置，其中，
[0124]
检测电路包括
[0125]
多个异或电路，在单个通道的基础上将选择信号与输出信号进行比较，和
[0126]
集体确定部，基于来自全部异或电路的信号来确定全部通道是否正常。
[0127]
(6)
[0128]
根据(4)或(5)所述的驱动装置，其中，
[0129]
检测电路包括比较部，该比较部将工作电压与预定的阈值电压进行比较并产生输
出信号。
[0130]
(7)
[0131]
根据(6)所述的驱动装置，其中，
[0132]
检测电路包括用于测试的与电路，该用于测试的与电路设置在比较部和异或电路之间，并且被配置为接收用于验证异或电路的操作的测试信号的输入。
[0133]
(8)
[0134]
一种发光装置，包括：
[0135]
发光元件阵列，包括多个发光元件；以及
[0136]
驱动装置，包括：驱动电路，该驱动电路分别驱动多个通道，该多个通道包括多个发光元件；以及检测电路，集体检测全部通道的异常，其中，
[0137]
发光元件阵列和驱动装置通过多个微凸块彼此电气地且机械地连接。
[0138]
(9)
[0139]
根据(8)所述的发光装置，其中，
[0140]
发光元件阵列包括垂直腔面发射激光器(vcsel)。
[0141]
附图标记列表
[0142]
1：发光装置
[0143]
2：vcsel芯片(发光元件阵列的实例)
[0144]
3：驱动器芯片(驱动装置的实例)
[0145]
4：微凸块
[0146]
5：发光元件
[0147]
10：驱动电路
[0148]
20：检测电路
[0149]
30：检测部
[0150]
31：n型晶体管(分路开关的实例)
[0151]
34：逻辑电路
[0152]
36：与电路(用于测试的与电路的实例)
[0153]
38：异或电路
[0154]
50：公共布线
[0155]
ra：伪电阻器
[0156]
b：测试信号。

技术特征：
1.一种驱动装置，包括：驱动电路，分别驱动多个通道，所述多个通道包括多个发光元件；以及检测电路，集体检测全部所述通道的异常，其中，所述驱动装置通过多个微凸块电气地且机械地连接到发光元件阵列，所述发光元件阵列包括所述多个发光元件。2.根据权利要求1所述的驱动装置，其中，所述检测电路包括多个伪电阻器，以伪方式形成各个通道的所述发光元件的内部电阻，以及多个分路开关，串联连接到各个伪电阻器，并且在不连接所述发光元件阵列的情况下，通过使所述多个分路开关导通，来以伪方式产生全部所述通道的所述发光元件的工作电压。3.根据权利要求2所述的驱动装置，其中，在连接所述发光元件阵列的情况下，所述检测电路使与未被选择用于发光的所述通道相对应的所述分路开关导通。4.根据权利要求2所述的驱动装置，其中，所述驱动电路包括控制部，所述控制部产生用于选择是否从所述通道发射光的选择信号，并且，所述检测电路包括异或电路，所述异或电路将从所述控制部发送的所述选择信号与每个所述通道的输出信号进行比较，所述输出信号是基于所述发光元件的所述工作电压产生的。5.根据权利要求4所述的驱动装置，其中，所述检测电路包括多个异或电路，基于单个通道将所述选择信号与所述输出信号进行比较，以及集体确定部，基于来自全部所述异或电路的信号来确定是否全部所述通道正常。6.根据权利要求4所述的驱动装置，其中，所述检测电路包括比较部，所述比较部将所述工作电压与预定的阈值电压进行比较并产生所述输出信号。7.根据权利要求6所述的驱动装置，其中，所述检测电路包括用于测试的与电路，所述用于测试的与电路设置在所述比较部和所述异或电路之间，并且被配置为接收用于验证所述异或电路的操作的测试信号的输入。8.一种发光装置，包括：发光元件阵列，包括多个发光元件；以及驱动装置，包括：驱动电路，所述驱动电路分别驱动多个通道，所述多个通道包括所述多个发光元件；以及检测电路，集体检测全部所述通道的异常，其中，所述发光元件阵列和所述驱动装置通过多个微凸块彼此电气地且机械地连接。9.根据权利要求8所述的发光装置，其中，所述发光元件阵列包括垂直腔面发射激光器(vcsel)。
技术总结
根据本公开的驱动装置包括驱动电路(10)和检测电路(20)。驱动电路(10)分别驱动多个通道，该多个通道包括多个发光元件(5)。检测电路(20)即时检测全部通道的异常。驱动装置(10)通过多个微凸块(4)电气地且机械地连接到发光元件阵列，该发光元件阵列设置有多个发光元件(5)。(5)。(5)。


技术研发人员：汤胁武志 田畑满志
受保护的技术使用者：索尼半导体解决方案公司
技术研发日：2019.10.18
技术公布日：2021/6/29