本发明实施例涉及半导体技术，且特别涉及一种减轻间隔物结构损失的结构。
背景技术：
在过去数十年中，集成芯片(integratedchip，ic)工业经历了指数型成长。随着集成芯片的发展，当部件尺寸减少，功能密度(例如每个芯片面积上的半导体装置数目)增加。随着部件尺寸的减少，部件之间的干扰增加。为了减轻半导体装置的部件之间的干扰，正在研究在集成芯片(ic)中用于隔离的制造技术及/或部件。
技术实现要素：
本发明实施例提供了一种集成芯片，包含：基板；第一接触层，于基板上方；栅极电极，于基板上方，并与第一接触层横向间隔；第一间隔物结构，围绕第一接触层的最外侧壁，并将栅极电极与第一接触层分开；第一硬罩幕结构，设置于第一接触层上方，且位于第一间隔物结构的多个部分之间；第一接触导孔，延伸穿过第一硬罩幕结构并接触第一接触层；以及第一衬层，直接设置于第一硬罩幕结构与第一间隔物结构之间。
本发明实施例提供了一种集成芯片，包含：基板；接触层，于基板上方；栅极电极，于基板上方，并与接触层横向间隔；间隔物结构，围绕接触层的最外侧壁，并将栅极电极与接触层分开；硬罩幕结构，设置于接触层上方，并介于间隔物结构的多个部分之间；接触导孔，延伸穿过硬罩幕结构，并接触接触层；以及衬层，直接设置于硬罩幕结构与接触层之间。
本发明实施例提供了一种集成芯片的形成方法，包含：形成接触层与栅极电极于基板上方，其中间隔物结构将接触层与栅极电极分开；形成连续衬层于接触层、间隔物结构、与栅极电极上方；沉积硬罩幕材料于接触层上方；去除硬罩幕材料的上部与部分的连续衬层，以形成通过衬层与接触层分开的硬罩幕结构；形成第一遮罩结构于硬罩幕结构上方，第一遮罩结构包括位于接触层正上方的第一开口；执行第一去除工艺以去除位于第一开口下方的硬罩幕结构与衬层的部分，以露出接触层的上表面；以及形成接触导孔于接触层的上表面上方，其中接触导孔直接接触接触层的上表面。
附图说明
以下将配合说明书附图详述本公开的各面向。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可能任意地放大或缩小元件的尺寸，以清楚地表现出本公开的特征。
图1a至图1c示出集成芯片的一些实施例的各种视图，其中该集成芯片具有晶体管，其中该晶体管包含设置于接触层与间隔物结构上方的衬层。
图2a示出集成芯片的一些额外的实施例的剖面图，其中该集成芯片具有晶体管，其中该晶体管包含设置于接触层上方的衬层。
图2b示出集成芯片的一些实施例的剖面图，其中该集成芯片具有晶体管，其中该晶体管包含设置于栅极电极上方的衬层。
图3a至图11a示出集成芯片的一些额外的实施例的剖面图，其中该集成芯片具有晶体管，其中该晶体管包含设置于接触层上方的衬层。
图3b至图11b示出集成芯片的一些额外的实施例的剖面图，其中该集成芯片具有晶体管，其中该晶体管包含设置于接触层上方的衬层。
图3c至图11c示出集成芯片的一些额外的实施例的剖面图，其中该集成芯片具有晶体管，其中该晶体管包含设置于接触层上方的衬层。
图5d、图6d、图7d、图8d及图10d示出集成芯片的一些额外的实施例的剖面图，其中该集成芯片具有晶体管，其中该晶体管包含设置于接触层上方的衬层。
图12至图19、图20a、图20b、图21至图28、图29a、图29b、图30a、图30b及图31至图33示出形成集成芯片的一些实施例的各种视图，其中该集成芯片具有晶体管，其中该晶体管包含设置于接触层与间隔物结构上方的衬层，以保护间隔物结构免于受去除工艺的影响。
图34示出对应到图12至图19、图20a、图20b、图21至图28、图29a、图29b、图30a、图30b及图31至图33的方法的一些实施例的流程图。
附图标记说明：
100a：剖面图
100b：上视图
100c：剖面图
102：晶体管
104：晶体管
106：基板
106a：通道区
108：源极/漏极区
108c：共享的源极/漏极区
112：介电结构
118、118a、118b：接触层
118s：最外侧壁
118t：顶表面
119：栅极介电层
120：栅极电极
120t：最顶表面
122：衬层
122t：最顶表面
122v：垂直部分
124：接触导孔
124s：最外侧壁
124b：底表面
126：间隔物结构
126a：最顶表面
126b：最顶表面
126c：内角
132：硬罩幕结构
132a：上部
132b：下部
132t：最顶表面
134：栅极隔离结构
200a、200b：剖面图
208：硅化物层
210：界面层
212：介电层
212p：部分
212t：最顶表面
214：蚀刻停止层
216：介电层
224：栅极接触导孔
226：内侧壁
228：外侧壁
300a、300b、300c、400a、400b、400c：剖面图
500a、500b、500c、500d、600a、600b、600c、600d：剖面图
700a、700b、700c、700d、800a、800b、800c、800d：剖面图
900a、900b、900c、1000a、1000b、1000c、1000d：剖面图
1100a、1100b、1100c：剖面图
1200、1300、1400：视图/剖面图
1402：第一隔离材料
1500、1600：视图/剖面图
1602：第一遮罩结构
1700、1800：视图/剖面图
1802：第一导电材料
1900、2000a：视图/剖面图
2000b：视图/上视图
2100：视图/剖面图
2102：连续衬层
2200：视图/剖面图
2202：衬层硬罩幕材料
2300：视图/剖面图
2310：衬层硬罩幕结构
2310t：最顶表面
2400、2500、2600：视图/剖面图
2602：导孔硬罩幕材料
2700、2800：视图/剖面图
2900a：剖面图
2900b：上视图
2902：遮罩结构
2904：开口
2906：第一中心线
2908：第二中心线
3000a、3000b：剖面图
3002：线
3100、3200：视图/剖面图
3202：导电导孔材料
3300：视图/剖面图
3400：方法
3402、3404、3406、3408、3410、3412、3414：动作
aa’、bb’、cc’：剖线
t1、t2、t3、t4：厚度
h1、h2、h3、h4、h5：高度
w1、w2、w3、w4、w5：宽度
具体实施方式
以下内容提供了很多不同的实施例或范例，用于实施本发明实施例的不同部件。组件和配置的具体范例描述如下，以简化本发明实施例。当然，这些仅仅是范例，并非用以限定本发明实施例。举例来说，叙述中若提及第一部件形成于第二部件之上，可能包含第一和第二部件直接接触的实施例，也可能包含额外的部件形成于第一和第二部件之间，使得第一和第二部件不直接接触的实施例。另外，本发明实施例可能在许多范例中重复元件符号及/或字母。这些重复是为了简化和清楚的目的，其本身并非代表所讨论各种实施例及/或配置之间有特定的关系。
再者，此处可能使用空间上的相关用语，例如“在……之下”、“在……下方”、“下方的”、“在……上方”、“上方的”和其他类似的用语可用于此，以便描述如图所示的一元件或部件与其他元件或部件之间的关系。此空间上的相关用语除了包含附图示出的方位外，也包含使用或操作中的装置的不同方位。当装置被转至其他方位时(旋转90度或其他方位)，则在此所使用的空间相对描述可同样依旋转后的方位来解读。
在一些实施例中，集成芯片包含晶体管，其中该晶体管具有在基板的源极/漏极区上方的接触层。可以在基板的源极/漏极区旁边设置通道区，并且可以在通道区上方设置栅极电极。可以在接触层上方设置接触导孔。在一些实施例中，间隔物结构将栅极电极与接触层和接触导孔隔离。
在一些实施例中，一种用于形成接触导孔的工艺包含：1)在接触层、间隔物结构和栅极电极上方形成硬罩幕结构；2)在硬罩幕结构上方形成遮罩结构，其中遮罩结构具有位于接触层正上方(directlyoverlie)的第一开口；3)执行蚀刻工艺以去除位于第一开口正下方的硬罩幕结构以暴露出接触层；4)在接触层上方沉积导电材料以形成接触导孔。
随着部件(例如，栅极电极、接触层、间隔物结构、接触导孔等)的尺寸的减小，遮罩结构和第一开口的尺寸和覆盖程度控制变得更加困难。蚀刻工艺在新兴工艺节点(emergingprocessnodes)的工艺宽裕度(例如弹性(resiliency))很小。未能获得高程度的尺寸和覆盖控制可能会导致装置之间的耦合不当、装置故障、高漏电流、或上述的任意组合。例如，上述提及的工艺的挑战是防止遮罩结构中的第一开口位于间隔物结构正上方。如果间隔物结构暴露于蚀刻工艺，则可以通过蚀刻工艺去除部分的间隔物结构。当去除部分的间隔物结构时，接触导孔和栅极电极之间的隔离差，且接触导孔和栅极电极之间的干扰降低了装置的可靠性。
各种本发明实施例针对在间隔物结构上方插入衬层以在间隔物结构暴露于蚀刻工艺时减轻间隔物结构的去除。衬层可以包含在蚀刻工艺的去除过程中比间隔物结构的材料更具有抗性的材料。因此，衬层防止在蚀刻工艺时去除间隔物结构，或者减少间隔物结构暴露于蚀刻工艺的时间。因此，衬层减少了蚀刻工艺期间间隔物结构的损失，以维持由间隔物结构可靠地隔离栅极电极和接触导孔。
图1a示出集成芯片的剖面图100a，其中该集成芯片包含在接触层上方的衬层。
集成芯片包含：第一晶体管102和第二晶体管104，其设置在基板106上方并且被介电结构112围绕。在一些实施例中，源极/漏极区108设置在基板106上或内，且通道区106a可以将两个源极/漏极区108彼此分开(separate)。在一些实施例中，第一晶体管102和第二晶体管104可以共享一个共享的源极/漏极区(sharedsource/drainregion)108c，并且因此彼此耦合。在一些实施例中，第一和第二晶体管102、104可以或是包含平面金属氧化物半导体场效晶体管(planarmetaloxidesemiconductorfieldeffecttransistor，mosfet)、鳍式场效晶体管(finfieldeffecttransistor，finfet)，全绕式栅极场效晶体管(gateallaroundfieldeffecttransistor，gaafet)或一些其他场效应晶体管(fet)。
接触层118可以设置在源极/漏极区108上方，并且可以具有被间隔物结构126围绕的最外侧壁。栅极电极120可以设置在通道区106a上方并且在接触层118旁横向设置。栅极隔离结构134可以设置在栅极电极120上方，并且介电结构112可以位于栅极隔离结构134上方(overlie)。间隔物结构126将栅极电极120与接触层118分开。在一些实施例中，栅极介电层119可以将栅极电极120与基板106分开。接触层118和栅极电极120都可以是设置在基板106上方并且由间隔物结构126隔开的导线。
在一些实施例中，接触导孔124可以设置在接触层118上方并耦合到接触层118。间隔物结构126还可以将栅极电极120与接触导孔124分开。在一些实施例中，接触导孔124可以延伸穿过介电结构112及穿过硬罩幕结构132以直接接触接触层118。在一些实施例中，接触层118可以具有第一宽度w1，并且接触导孔124可以具有第二宽度w2，其中第二宽度w2是接触导孔124的最大宽度。在一些实施例中，第一宽度w1可以大约等于或大于第二宽度w2。尽管接触导孔124可以在接触层118正上方形成而不位在间隔物结构126上方，但是在一些实施例中，由于小的工艺宽裕度，例如在接触导孔124的形成期间，接触导孔124可以不“以中心着陆(landcentered)”在接触层118上方。例如，即使接触导孔124的第二宽度w2大约等于接触层118的第一宽度w1，接触导孔124的最外侧壁124s也可以位于间隔物结构126的正上方，而不是位于接触层118正上方或位于接触层118的最外侧壁118s的正上方。当在间隔物结构126上方形成接触导孔124时，间隔物结构126可以暴露于用于在硬罩幕结构132中形成开口以沉积接触导孔124的第一蚀刻剂。在一些实施例中，第一蚀刻剂可以去除部分的间隔物结构126并且威胁间隔物结构126将接触导孔124与栅极电极120隔离的功能。
在一些实施例中，可以在硬罩幕结构132和间隔物结构126之间设置衬层122。衬层122包含与硬罩幕结构132不同的材料。衬层122包含在第一蚀刻剂中去除速率比硬罩幕结构132慢的材料。在一些实施例中，衬层122包含介电常数比硬罩幕结构132高的材料。因此，如果在形成接触导孔124的期间，第一蚀刻剂去除硬罩幕结构132位于间隔物结构126正上方的部分，衬层122可以减少间隔物结构126暴露于第一蚀刻剂的时间，从而减少了间隔物结构126因为第一蚀刻剂的损失。因此，由于衬层122，在一些实施例中，即使间隔物结构126暴露于第一蚀刻剂，间隔物结构126也可以在接触导孔124和栅极电极120之间提供足够的隔离。
图1b示出对应到图1a的剖线bb’的一些实施例的上视图100b。图1b的剖线aa’可以对应到图1a的剖面图100a。
如上视图100b中所示，在一些实施例中，接触层118设置在硬罩幕结构132和衬层122的正下方，并在第一方向上延伸。间隔物结构126也可以在第一方向上延伸并平行于接触层118。在一些实施例中，从上视图100b来看，衬层122可以将间隔物结构126与硬罩幕结构132分开。在一些实施例中，接触导孔124位于一部分的接触层118的正上方。在一些实施例中，接触导孔124直接接触间隔物结构126。在其他实施例中，接触导孔124可以通过衬层122与间隔物结构126分开。在一些实施例中，从上视图100b来看，接触导孔124可以类似于多边形形状，例如正方形或矩形。在其他实施例中，从上视图100b来看，接触导孔124可以类似于其他形状，例如圆形或椭圆形。
图1c示出对应于图1b的剖线cc’的一些实施例的上视图100c。图1c的剖线bb’可对应到图1b的上视图100b。
如剖面图100c中所示，衬层122也将硬罩幕结构132与接触层118分开。此外，在一些实施例中，从剖面图100c来看，例如，衬层122可以连续地从间隔物结构126的第一最顶表面126a延伸到间隔物结构126的第二最顶表面126b。相反地，从图1a的剖面图100a来看，由于存在接触导孔(图1a的124)，从间隔物结构126的第一最顶表面126a到间隔物结构126的第二最顶表面126b，衬层122可以是不连续的。
在一些实施例中，衬层122具有最顶表面122t，其与硬罩幕结构132的最顶表面132t处于大约相同高度。例如，硬罩幕结构132的最顶表面132t可以是在垂直方向上从接触层118的最顶表面118t测量的第一高度h1处，并且衬层122的最顶表面122t可以是在垂直方向上从接触层118的最顶表面118t测量的第二高度h2处。垂直方向可以垂直于接触层118的最顶表面118t。在一些实施例中，第一高度h1等于第二高度h2。此外，硬罩幕结构132的最顶表面132t在间隔物结构126的第一和第二最顶表面126a、126b上方，因此，在一些实施例中，衬层122具有位于间隔物结构126的第一和第二最顶表面126a、126b上方的最顶表面122t。
在一些实施例中，衬层122可以包括高介电常数(high-k)介电材料，例如金属氧化物(例如，氧化铝、氧化锆、氧化铪、氧化钛、氧化铝锆、氧化钽、氧化镧、氧化锌、氧化钇等)。在其他实施例中，衬层122可以包含例如氧化硅、硅化铪、硅氧碳化物(siliconoxygencarbide)、锆硅(zirconiumsilicon)，碳钽氮化物(tantalumcarbonnitride)、氮化硅、硅氧碳氮化物(siliconoxygencarbonnitride)、硅、氮化锆或硅碳氮化物(siliconcarbonnitride)。硬罩幕结构132和间隔物结构126也可包含前述提及的材料。在一些实施例中，衬层122包含与硬罩幕结构132和间隔物结构126不同的材料。例如，在一些实施例中，衬层122包括高介电常数介电材料，例如，金属氧化物，而硬罩幕结构132和间隔物结构126包括低介电常数(low-k)介电材料，例如氮化硅或二氧化硅。因此，由于衬层122具有比硬罩幕结构132和间隔物结构126更高的介电常数，所以衬层122可以具有比硬罩幕结构132和间隔物结构126更高的蚀刻选择性。
图2a示出集成芯片的一些其他实施例的剖面图200a，其中该集成芯片包含在接触层上方的衬层。
在一些实施例中，硅化物层208设置在源极/漏极区108上方。因此，在一些实施例中，接触层118直接接触硅化物层208。此外，在一些实施例中，界面层210设置在栅极介电层119和基板106之间。在一些实施例中，介电结构112可以包含第一介电层212、蚀刻停止层214和第二介电层216。在一些实施例中，蚀刻停止层214是设置在硬罩幕结构132上方并直接接触硬罩幕结构132。在一些实施例中，蚀刻停止层214可以包含例如氧化硅、硅化铪、硅氧碳化物、铝氧(aluminumoxygen)、锆硅、铝氧氮化物、氧化锆、氧化钽、氧化镧、氧化钇、碳钽氮化物、氮化硅、硅氧碳氮化物、硅、氮化锆、硅碳氮化物等。第一介电层212及/或第二介电层216可以各自包含例如氮化物(例如，氮化硅、氮氧化硅)、碳化物(例如，碳化硅)、氧化物(例如，氧化硅)、硼硅酸盐玻璃(borosilicateglass,bsg)、磷硅酸盐玻璃(phosphoricsilicateglass,psg)、硼磷硅酸盐玻璃(borophosphosilicateglass,bpsg)、低介电常数氧化物(例如碳掺杂氧化物，sicoh)等。
在一些实施例中，衬层122的最顶表面122t可以在硬罩幕结构132的最顶表面132t的下方。在一些实施例中，衬层122的最顶表面122t可以大约与间隔物结构126的第一和第二最顶表面126a、126b齐平(evenwith)(例如，并非上方也非下方)。因此，在一些实施例中，衬层122的第二高度h2可以小于硬罩幕结构132的第一高度h1。衬层122的第二高度h2可以小于第一高度h1，以减少最终装置的电容。然而，当间隔物结构126的第一和第二最顶表面126a、126b未被衬层122覆盖时，间隔物结构126的第一和第二最顶表面126a、126b可能会受到损坏(例如，表面粗糙度增加、离子轰击造成的缺陷等)，且与衬层122覆盖间隔物结构126的第一和第二最顶表面126a、126b的实施例相比，由于暴露于第一蚀刻剂的时间更长而造成的损失更多。在一些实施例中，衬层122的第二高度h2与硬罩幕结构132的第一高度h1之间的比例可以在例如大约10％和大约100％之间。
在一些实施例中，可以在接触导孔124的制造期间去除部分的间隔物结构126。因此，在一些实施例中，在间隔物结构126的整个高度上，间隔物结构126可以在第一内侧壁226和第一外侧壁之间具有变化的厚度。例如，在一些实施例中，间隔物结构126的第一最顶表面126a可以具有第一厚度t1；间隔物结构126可以具有比第一厚度t1更大的第二厚度t2，前述第二厚度t2在间隔物结构126的第一最顶表面126a下方的第一位置处；以及间隔物结构126可以具有比第二厚度t2更大的第三厚度t3。在一些实施例中，第三厚度t3可以是间隔物结构126的最大厚度。在一些实施例中，第一厚度t1可以是间隔物结构126的最小厚度。在大致上垂直于垂直方向的横向方向上，可以从第一内侧壁226到第一外侧壁228分别测量第一至第三厚度t1-t3。第三厚度t3可以在接触层118的最顶表面118t上方的第二位置处与在第二位置下方处测量到。因此，衬层122可以防止间隔物结构126的第三厚度t3(例如，最大厚度)位于接触层118的最顶表面118t下方，从而允许间隔物结构126将接触导孔124和接触层118与栅极电极120隔离。如果间隔层结构126在接触层118的最顶表面118t下方的位置处减少厚度，则间隔层结构126可能太薄而不能提供足够的隔离。
图2b示出集成芯片的一些替代实施例的剖面图200b，其中该集成芯片包含在栅极接触导孔旁的衬层，其中栅极接触导孔和衬层设置在栅极电极上方。
在一些实施例中，从剖面图200b来看，栅极接触导孔224设置在栅极电极120上方并延伸穿过栅极隔离结构134。在这样的实施例中，衬层122可以设置在栅极电极120上方并设置在栅极隔离结构134和栅极接触导孔224之间。应当理解的是，除了衬层122和栅极接触导孔224设置在栅极电极120上方而不是衬层122和接触导孔(图2a的124)设置在接触层118上方之外，衬层122和间隔物结构126可以具有与图1a至图1c、图3a至图11a、图3b至图11b、与图3c至图11c中所讨论的特性相同或相似(例如，材料、厚度等)。因此，在一些实施例中，衬层122直接接触栅极电极120及/或栅极极介电层119。此外，在一些实施例中，衬层122直接设置在栅极接触导孔224和间隔物结构126之间。然而，在一些实施例中，衬层122设置在栅极电极120上方以在形成栅极接触导孔224的期间保护间隔物结构126，使得间隔物结构126有效地将栅极电极120、接触层118与栅极导孔224彼此隔离。
图3a至图3c示出集成芯片的各种实施例的剖面图300a-300c，其中该集成芯片包含在接触层上方的衬层，其中接触层和位于接触层上方的接触导孔具有大致上相等的宽度。
在图3a至图3c中，接触导孔124大致上在接触层118上方居中(centered)(例如，接触导孔124不位于间隔物结构126的正上方)，并且接触层118的第一宽度w1大致上等于接触导孔124的第二宽度w2。在一些实施例中，当接触导孔124不位于间隔物结构126的正上方时，间隔物结构126在其整个高度上可以具有大致上均匀的厚度。例如，在一些实施例中，如图3a的剖面图300a所示，间隔物结构126的第一最顶表面126a可具有第一厚度t1，且第一厚度t1大致上等于间隔物结构126的第二和第三厚度t2、t3，其中第三厚度t3是间隔物结构126的最大厚度。在一些实施例中，接触导孔124可以具有直接接触接触层118的底表面124b，并且底表面124b可以具有小于接触层118的第一宽度w1的第三宽度w3。在一些实施例中，部分的接触导孔124可以通过衬层122与间隔物结构126分开。此外，在一些实施例中，部分的接触导孔124可以通过衬层122与接触层118直接分开。
如图3a的剖面图300a所示，在一些实施例中，硬罩幕结构132的第一高度h1大约等于衬层122的第二高度h2。在这样的实施例中，衬层122可以完全覆盖间隔物结构126的第一最顶表面126a和第二最顶表面126b。
如图3b的剖面图300b所示，在一些实施例中，硬罩幕结构132的第一高度h1大于衬层122的第二高度h2。在这样的实施例中，衬层122仍可以设置在间隔物结构126的第一最顶表面126a和第二最顶表面126b上方并且可以完全覆盖它们。
如图3c的剖面图300c所示，在一些实施例中，硬罩幕结构132的第一高度h1大于衬层122的第二高度h2。在这样的实施例中，衬层122可以设置在间隔物结构126的第一最顶表面126a和第二最顶表面126b下方，因此，衬层122不覆盖间隔物结构126的第一和第二最顶表面126a、126b。此外，在这样的实施例中，衬层122可以将部分的接触导孔124与间隔物结构126分开，而其他部分的接触导孔124可以直接接触间隔物结构126。
图4a至图4c示出集成芯片的各种实施例的剖面图400a-400c，其中该集成芯片包含在接触层上方的衬层，其中接触层和位于接触层上方的接触导孔具有大致上相等的宽度，并且其中该衬层没有直接设置在接触导孔和接触层之间。
在图4a至图4c中，在去除硬罩幕结构132之后且在沉积接触导孔124之前，可以从接触层118去除衬层122的剩余的暴露部分。因此，在沉积/形成接触导孔124之后，在接触导孔124和接触层118之间没有设置衬层122。因此，在一些实施例中，接触导孔124的第三宽度w3可以大致上等于接触导孔124的第二宽度w2。去除衬层122的暴露部分的优点包含增加接触面积，并因此减少接触导孔124和接触层118之间的接触电阻。然而，去除衬层122的暴露部分可能增加制造时间及/或损坏接触层118。
如图4a的剖面图400a所示，在一些实施例中，硬罩幕结构132的第一高度h1大约等于衬层122的第二高度h2。在这样的实施例中，从剖面图400a来看，衬层122在间隔物结构126上方可为可见的(visible)。
如图4b的剖面图400b所示，在一些实施例中，硬罩幕结构132的第一高度h1大于衬层122的第二高度h2。在这样的实施例中，从剖面图400b来看，衬层122在间隔物结构126上方可为可见的。
如图4c的剖面图400c所示，在一些实施例中，硬罩幕结构132的的第一高度h1大于衬层(图4b的122)的第二高度h2。在这样的实施例中，衬层(图4b的122)可以设置在间隔物结构126的第一最顶表面126a和第二最顶表面126b下方，因此，衬层(图4b的122)不覆盖间隔物结构126的第一和第二最顶表面126a、126b。在这样的实施例中，从剖面图400c来看，衬层(图4b的122)可为不可见的。然而，应当理解的是，从其他剖面透视图来看，衬层(图4b的122)将是可见的。
图5a至图5d示出集成芯片的各种实施例的剖面图500a-500d，其中该集成芯片包含在接触层上方的衬层，其中接触层比上方的接触导孔宽。
在图5a至图5d中，接触导孔124大致上在接触层118上方居中(例如，接触导孔124不位于间隔物结构126正上方)，并且接触层118的第一宽度w1大于接触导孔124的第二宽度w2。在一些实施例中，当接触导孔124没有位于间隔物结构126正上方时，间隔物结构126在其整个高度上可以具有大致上均匀的厚度。例如，在一些实施例中，如图5a的剖面图500a所示，间隔物结构126的第一最顶表面126a可具有第一厚度t1，该第一厚度t1大致上等于间隔物结构126的第二和第三厚度t2、t3，其中第三厚度t3是间隔层结构126的最大厚度。在一些实施例中，衬层122直接接触接触层118，并且接触导孔124直接接触接触层118。
如图5a的剖面图500a所示，在一些实施例中，硬罩幕结构132的第一高度h1大约等于衬层122的第二高度h2。在这样的实施例中，衬层122可以完全覆盖间隔物结构126的第一最顶表面126a和第二最顶表面126b。
如图5b的剖面图500b所示，在一些实施例中，硬罩幕结构132的第一高度h1大于衬层122的第二高度h2。在这样的实施例中，衬层122仍可以设置在间隔物结构126的第一最顶表面126a和第二最顶表面126b上方并且可以完全覆盖它们。
如图5c的剖面图500c所示，在一些实施例中，硬罩幕结构132的第一高度h1大于衬层122的第二高度h2。在这样的实施例中，衬层122可具最顶表面122t，其与间隔物结构126的第一和第二最顶表面126a、126b处于大约相同高度。例如，衬层122的最顶表面122t可在垂直方向上从接触层118的最顶表面118t测量的第二高度h2处，并且间隔物结构的第一和第二最顶表面126a、126b也可以在从接触层118的最顶表面118t测量的第二高度h2处。
如图5d的剖面图500d所示，在一些实施例中，硬罩幕结构132的第一高度h1大于衬层122的第二高度h2。在这样的实施例中，衬层122的最顶表面122t可设置在间隔物结构126的第一最顶表面126a和第二最顶表面126b下方。
图6a至图6d示出集成芯片的一些其他各种实施例的剖面图600a-600d，其中该集成芯片包含在接触层上方的衬层，其中该接触层比上方的接触导孔宽。
在图6a至图6d中，接触层118的第一宽度w1大于接触导孔124的第二宽度w2。在一些实施例中，接触导孔124可以在制造期间不“以中心着陆”在接触层118上方。例如，接触导孔124的最外侧壁124s可以位于接触层118的最外侧壁118s的正上方，或者在其他实施例中，接触导孔124的最外侧壁124s可以位于间隔物结构126的正上方。在接触导孔124没有“以中心着陆”于接触层118上方的实施例中，部分的衬层122可以直接设置在接触导孔124和接触层118之间。衬层122可以在接触层118的形成期间减轻或防止间隔物结构126的去除。
如图6a的剖面图600a所示，在一些实施例中，硬罩幕结构132的的第一高度h1大约等于衬层122的第二高度h2。在这样的实施例中，衬层122可以完全覆盖间隔物结构126的第一最顶表面126a和第二最顶表面126b。
如图6b的剖面图600b中所示，在一些实施例中，硬罩幕结构132的第一高度h1大于衬层122的第二高度h2。在这样的实施例中，衬层122仍可以设置在间隔物结构126的第一最顶表面126a和第二最顶表面126b上方并且可以完全覆盖它们。
如图6c的剖面图600c所示，在一些实施例中，硬罩幕结构132的第一高度h1大于衬层122的第二高度h2。此外，在这样的实施例中，衬层122可具最顶表面122t，其与间隔物结构126的第一和第二最顶表面126a、126b处于大约相同高度。例如，衬层122的最顶表面122t可在垂直方向上从接触层118的最顶表面118t测量的第二高度h2处，并且间隔物结构126的第一和第二最顶表面126a、126b也可以在从接触层118的最顶表面118t测量的第二高度h2处。
如图6d的剖面图600d所示，在一些实施例中，硬罩幕结构132的第一高度h1大于衬层122的第二高度h2。在这样的实施例中，衬层122的最顶表面122t可设置在间隔物结构126的第一最顶表面126a和第二最顶表面126b下方。
图7a至图7d示出集成芯片的又一些其他各种实施例的剖面图700a-700d，其中该集成芯片包含在接触层上方的衬层，其中该接触层比上方的接触导孔宽。
在图7a至图7d中，在去除硬罩幕结构132之后并且在沉积接触导孔124之前，可以从接触层118去除衬层122的剩余的暴露部分。因此，在沉积/形成接触导孔124之后，在接触导孔124和接触层118之间没有设置衬层122。去除衬层122的暴露部分的优点包含增加接触面积，并因此减少接触导孔124和接触层118之间的接触电阻。然而，去除衬层122的暴露部分可能增加制造时间及/或损坏接触层118。
如图7a的剖面图700a所示，在一些实施例中，硬罩幕结构132的第一高度h1大约等于衬层122的第二高度h2。在这样的实施例中，衬层122可以完全覆盖间隔物结构126的第一最顶表面126a和第二最顶表面126b。
如图7b的剖面图700b所示，在一些实施例中，硬罩幕结构132的第一高度h1大于衬层122的第二高度h2。在这样的实施例中，衬层122仍可以设置在间隔物结构126的第一最顶表面126a和第二最顶表面126b上方并且可以完全覆盖它们。
如图7c的剖面图700c所示，在一些实施例中，硬罩幕结构(图7b的132)的第一高度h1大于衬层122的第二高度h2。此外，在这样的实施例中，衬层122可具最顶表面122t，其与间隔物结构126的第一和第二最顶表面126a、126b处于大约相同高度。例如，衬层122的最顶表面122t可在垂直方向上从接触层118的最顶表面118t测量的第二高度h2处，并且间隔物结构的第一和第二最顶表面126a、126b也可以在从接触层118的最顶表面118t测量的第二高度h2处。
此外，在一些实施例中，硬罩幕结构(图7b的132)可包含上部132a和下部132b。在一些实施例中，上部132a可以在垂直方向上从接触层118的最顶表面118t测量的第一高度h1处具有最顶表面，并且下部132b可以在从接触层118的最顶表面118t测量的第二高度h2处具有最顶表面。在一些实施例中，上部132a比硬罩幕结构(图7b的132)的下部132b宽。在一些实施例中，上部132a包含与硬罩幕结构(图7b的132)的下部132b不同的材料，并且衬层122包含与硬罩幕结构(图7b的132)的上部132a与下部132b的不同材料。硬罩幕结构(图7b的132)的上部132a和下部132b可以包含具有不同蚀刻选择性的不同材料。例如，在一些实施例中，硬罩幕结构(图7b的132)的上部132a可以具有比栅极隔离结构134更高的蚀刻选择性(例如，较慢的去除速率)。此外，举例来说，在一些实施例中，硬罩幕结构(图7b的132)的下部132b可具有比间隔物结构126更高的蚀刻选择性(例如，较慢的去除速率)。
如图7d的剖面图700d所示，在一些实施例中，硬罩幕结构132的第一高度h1大于衬层122的第二高度h2。在这样的实施例中，衬层122的最顶表面122t可设置在间隔物结构126的第一最顶表面126a和第二最顶表面126b下方。
图8a至图8d示出集成芯片的各种实施例的剖面图800a-800d，其中该集成芯片包含在接触层上方的衬层，其中该接触层比上方的接触导孔更窄。
在图8a至图8d中，接触层118的第一宽度w1小于接触导孔124的第二宽度w2。在一些实施例中，尽管接触导孔124可以在制造期间“以中心着陆”在接触层118上方(例如接触导孔124的中心在接触层118的中心的正上方)，因为接触导孔124比接触层118宽，所以接触导孔124仍可以位于间隔物结构126的正上方。因此，在一些实施例中，当形成接触导孔124之后，可以去除部分的间隔物结构126。在一些实施例中，间隔物结构126的上部内角126c可以直接接触接触导孔124。在这样的实施例中，间隔物结构126的内侧壁126s可以通过上部内角126c与间隔物结构126的第二最顶表面126b耦合。在一些实施例中，上部内角126c不是直角，并且因此，第二最顶表面126b不直接连接至间隔物结构126的内侧壁126s。由于衬层122，所以减少了在形成接触导孔124期间去除间隔物结构126的量。
如图8a的剖面图800a所示，在一些实施例中，硬罩幕结构132的第一高度h1大约等于衬层122的第二高度h2。在这样的实施例中，衬层122可以完全覆盖间隔物结构126的第一最顶表面126a和第二最顶表面126b。
如图8b的剖面图800b所示，在一些实施例中，硬罩幕结构132的第一高度h1大于衬层122的第二高度h2。在这样的实施例中，衬层122仍可以设置在间隔物结构126的第一最顶表面126a和第二最顶表面126b上方并且可以完全覆盖它们。
如图8c的剖面图800c所示，在一些实施例中，硬罩幕结构132的第一高度h1大于衬层122的第二高度h2。此外，在一些实施例中，衬层122可具最顶表面122t，其与间隔物结构126的第一和第二最顶表面126a、126b处大约相同高度。例如，衬层122的最顶表面122t可在垂直方向上从接触层118的最顶表面118t测量的第二高度h2处，并且间隔物结构126的第一和第二最顶表面126a、126b也可以在从接触层118的最顶表面118t测量的第二高度h2处。在这样的实施例中，从剖面图800c来看，衬层122的最顶表面122t可为不可见的，因为在形成接触导孔124的期间中将其去除。然而，应当理解的是，从其他剖面透视图来看，衬层122将是可见的。
如图8d的剖面图800d所示，在一些实施例中，硬罩幕结构132的第一高度h1大于衬层122的第二高度h2。在这样的实施例中，衬层122的最顶表面122t可设置在间隔物结构126的第一最顶表面126a和第二最顶表面126b下方。
图9a至图9c示出集成芯片的各个实施例的剖面图900a-900c，其中该集成芯片包含在接触层上方的衬层，其中该接触层比上方的接触导孔更窄。
在图9a至图9c中，接触层118的第一宽度w1小于接触导孔124的第二宽度w2。在图9a至图9c中，在去除硬罩幕结构132之后并且在沉积接触导孔124之前，可以从接触层118去除衬层122的剩余的暴露部分。因此，在沉积/形成接触导孔124之后，在接触导孔124和接触层118之间没有设置衬层122。去除衬层122的暴露部分的优点包含增加接触面积，并因此减少接触导孔124和接触层118之间的接触电阻。然而，衬层122的暴露部分可能增加制造时间及/或损坏接触层118。
如图9a的剖面图900a所示，在一些实施例中，硬罩幕结构132的第一高度h1大约等于衬层122的第二高度h2。在这样的实施例中，衬层122可以完全覆盖间隔物结构126的第一最顶表面126a和第二最顶表面126b。
如图9b的剖面图900b所示，在一些实施例中，硬罩幕结构132的第一高度h1大于衬层122的第二高度h2。在这样的实施例中，衬层122仍可以设置在间隔物结构126的第一最顶表面126a和第二最顶表面126b上方并且可以完全覆盖间隔物结构126的第一最顶表面126a和第二最顶表面126b。此外，在一些实施例中，间隔物结构126的上部内角126c可以大致上为圆形的或弯曲的(curved)。
如图9c的剖面图900c所示，在一些实施例中，硬罩幕结构132的第一高度h1大于衬层(图9b的122)的第二高度h2。在这样的实施例中，衬层(图9b的122)也可以设置在间隔物结构126的第一最顶表面126a和第二最顶表面126b的下方，因此，衬层(图9b的122)没有覆盖间隔物结构126的第一和第二最顶表面126a、126b。在这样的实施例中，从剖面图900c来看，衬层(图9b的122)可为不可见的。然而，应当理解的是，从其他剖面透视图来看，衬层(图9b的122)将是可见的。
图10a至图10d示出集成芯片的各种实施例的剖面图1000a-1000d，其中该集成芯片包含在第一接触层和第二接触层上方的接触导孔和衬层。
在图10a至图10d中，在一些实施例中，接触导孔124在第一接触层118a和第二接触层118b上方连续地延伸。在这样的实施例中，接触导孔124的最外侧壁124s可以位于间隔物结构的正上方。因此，除了在图10a至图10d中接触导孔124从第一接触层118a连续地延伸超过栅极电极120，并延伸到第二接触层118b之外，图10a至图10d可以分别包含与图8a至图8d相同或相似的部件。在一些实施例中，栅极隔离结构134将栅极电极120与接触导孔124分开。
图11a至图11c示出了集成芯片的各种实施例的剖面图1100a-1100c，其中该集成芯片包含在第一接触层和第二接触层上方的接触导孔和衬层。
类似于图10a至图10d，在图11a至图11c中，在一些实施例中，接触导孔124在第一接触层118a和第二接触层118b上方连续延伸。在这样的实施例中，接触导孔124的最外侧壁124s可以位于间隔物结构的正上方。此外，在图11a至图11c中，在去除硬罩幕结构132之后并且在沉积接触导孔124之前，可以从第一接触层118a和第二接触层118b去除衬层122的剩余的暴露部分。因此，在沉积/形成接触导孔124之后，在接触导孔124与第一或第二接触层118a、118b之间没有设置衬层122。因此，除了在图11a至图11c中接触导孔124从第一接触层118a连续地延伸超过栅极电极120，并且延伸至第二接触层118b之外，图11a至图11c可分别包含与图9a至图9c相同或相似的部件。在一些实施例中，栅极隔离结构134将栅极电极120与接触导孔124分离。
图12至图33示出方法的一些实施例的各种视图1200-3300，其中该方法为于围绕接触层的间隔物结构上方形成衬层以在去除工艺期间减少间隔物结构的损失。虽然图12至图33的描述涉及方法，应当理解的是，图12至图33中所公开的结构并不限于这样的方法，而是可以单独作为(standaloneas)独立于该方法的结构。
如图12的剖面图1200所示，可以提供基板106，其中该基板106包含在源极/漏极区108横向旁边(laterallybeside)的通道区106a。基板106可以包含例如硅或锗的半导体材料。在一些实施例中，通过去除部分的基板106并在基板106上外延生长源极/漏极区108来形成源极/漏极区108。在其他实施例中，可以通过选择性掺杂基板106来形成源极/漏极区108。源极/漏极区108具有与通道区106a不同的掺杂类型。此外，可以在设置于基板106上方的第一介电层212内的通道区106a上方形成栅极电极120。栅极电极120可以具有被栅极介电层119围绕的下表面和侧表面。在一些实施例中，栅极介电层119可以包括高介电常数介电材料，例如氧化铪、氧化锆等。此外，在一些实施例中，可以将界面层210直接设置于基板106和栅极电极120之间。在一些实施例中，界面层210可以包含例如二氧化硅。栅极电极120可以包含导电材料，例如，多晶硅、铝、钌、钯或一些其他导电金属。
第一介电层212的部分212p可以被间隔物结构126围绕。间隔物结构126可以将第一介电层212的部分212p与栅极电极120分开。第一介电层212的部分212p可以位于源极/漏极区108的正上方。在一些实施例中，第一介电层212包含例如氮化物(例如氮化硅、氧氮化硅)、碳化物(例如碳化硅)、氧化物(例如氧化硅)、硼硅酸盐玻璃(bsg)、磷硅酸盐玻璃(psg)、硼磷硅酸盐玻璃(bpsg)、低介电常数氧化物(例如，碳掺杂氧化物，sicoh)等。此外，在一些实施例中，间隔物结构126包含例如低介电常数介电材料，例如，硅氧碳化物、锆硅、碳钽氮化物、氮化硅、硅氧碳氮化物、硅、氮化锆、或硅碳氮化物。间隔物结构126可以具有在横向方向上从第一内侧壁226到第一外侧壁228测量的第三厚度t3。在一些实施例中，第三厚度t3在例如大约1纳米(nm)-大约40纳米之间。
如图13的剖面图1300所示，在一些实施例中，可以执行栅极电极回蚀刻工艺以减小栅极电极120的高度，使得栅极电极120的最顶表面120t设置在第一介电层212的最顶表面212t下方。在一些实施例中，栅极电极回蚀工艺可以例如通过光微影和去除(例如，蚀刻)工艺来进行。在一些实施例中，栅极电极回蚀刻工艺也可以减小栅极介电层119的高度，而在其他实施例(未示出)中，栅极介电层119在栅极电极回蚀工艺期间可以大致上保持不变。在栅极电极回蚀工艺期间，间隔物结构126和第一介电层212可以大致上保持不变。
如图14的剖面图1400所示，可以在栅极电极120上方沉积第一隔离材料1402。在一些实施例中，第一隔离材料1402也可以设置在第一介电层212和间隔物结构126上方。在一些实施例中，第一隔离材料1402可以包含低介电常数介电材料，例如，氧化硅、硅氧碳化物、锆硅、碳钽氮化物、氮化硅、硅氧碳氮化物、硅、氮化锆或硅碳氮化物。在一些实施例中，可以通过沉积工艺(例如，化学气相沉积(chemicalvapordeposition，cvd)、物理气相沉积(physicalvapordeposition，pvd)、原子层沉积(atomiclayerdeposition，ald)等)的方式来沉积第一隔离材料1402。
如图15的剖面图1500所示，可以执行平坦化工艺(例如，化学机械平坦化(chemicalmechanicalplanarization，cmp))以去除位于第一介电层212上方的第一隔离材料(图14的1402)，以在栅极电极120上形成栅极隔离结构134。在一些实施例中，平坦化工艺也可去除部分的间隔物结构126和部分的第一介电层212。在平坦化工艺之后，栅极隔离结构134、间隔物结构126和第一介电层212可以具有大致上共平面的上表面。
如图16的剖面图1600所示，可以去除第一介电层212的部分(图15的212p)以暴露源极/漏极区108。在一些实施例中，在去除第一介电层212的部分(图15的212p)之前，可以在第一介电层212上方形成第一遮罩结构1602。可以通过光微影和去除(例如，蚀刻)工艺来形成第一遮罩结构1602。在一些实施例中，第一遮罩结构1602为硬罩幕。第一遮罩结构1602可以保护不位于源极/漏极区108的正上方第一介电层212的其他部分。在一些实施例中，可以通过蚀刻(例如，湿蚀刻、干蚀刻)工艺来去除第一介电层212的部分(图15的212p)，并且在去除第一介电层212的部分(图15的212p)的期间，间隔物结构126及/或栅极隔离结构134可以大致上保持不变。
如图17的剖面图1700所示，在一些实施例中，可以在源极/漏极区108上方形成硅化物层208。在一些实施例中，可以通过在源极/漏极区108上方沉积过渡金属层并加热过渡金属层以使其与暴露的源极/漏极区108反应的方式来形成硅化物层208。此外，在一些实施例中，该工艺也包含通过蚀刻去除过渡金属层的未反应的材料。
如图18的剖面图1800所示，第一导电材料1802沉积在基板106上方。在一些实施例中，第一导电材料1802可以通过沉积工艺(例如，物理气相沉积(pvd)、化学气相沉积(cvd)、等离子体辅助化学气相沉积(plasmaenhancedcvd，pecvd)、原子层沉积(ald)、溅镀等)的方式来沉积。在一些实施例中，第一导电材料1802可以包含例如钨、钌、钴、铜、钛、氮化钛、钽、氮化钽、钼、镍或其组合。
如图19的剖面图1900所示，可以去除位于第一介电层212上方的第一导电材料(图18的1802)的上部，以形成设置在硅化物层208上方的接触层118。在一些实施例中，可以通过平坦化工艺(例如，cmp)去除第一导电材料(图18的1802)的上部。在这样的实施例中，在平坦化工艺(例如，cmp)之后，栅极隔离结构134、间隔物结构126、第一介电层212和接触层118可以具有大致上共平面的上表面。在一些实施例中，可以通过平坦化工艺去除第一遮罩结构(图16的1602)。
如图20a的剖面图2000a所示，在一些实施例中，可以执行接触层回蚀刻以减少接触层118的高度，使得接触层118的最顶表面118t设置于间隔物结构126的第一最顶表面126a与第二最顶表面126b下方。在一些实施例中，可以使用选择性去除接触层118的第一导电材料(图18的1802)的去除(例如，蚀刻)工艺来进行接触层回蚀刻。在一些实施例中，接触层回蚀刻也可以去除部分的间隔物结构126、部分的第一介电层212及/或部分的栅极隔离结构134。例如，在剖面图2000a中，在接触层回蚀刻之后，间隔物结构126的第一和第二最顶表面126a、126b在第一介电层212的最顶表面212t下方。
在一些实施例中，接触层118可具有在横向方向上在接触层118的最外侧壁之间测量的第一宽度w1。在一些实施例中，第一宽度w1在例如大约1纳米和大约50纳米之间。
在一些实施例中，图20b的上视图2000b可以对应于图20a的剖面图2000a。在一些实施例中，接触层118可以在第一方向上延伸，并且间隔物结构126可以在大致上平行于接触层118的第一方向上延伸。从上视图2000b来看，间隔物结构126连续地围绕接触层118的最外侧壁118s。
如图21的剖面图2100所示，可以在第一介电层212、间隔物结构126和接触层118上方形成连续衬层2102。在一些实施例中，连续衬层2102可以包含高介电常数介电材料，例如氧化铝、氧化锆、氧化铪、氧化钛、氧化铝、氧化铝锆、氧化锌、氧化钽、氧化镧或氧化钇。连续衬层2102包含与间隔物结构126不同的材料，并且可以包含具有比间隔物结构126更高的介电常数的材料。此外，在一些实施例中，连续衬层2102可以具有第四厚度t4，其在例如约1纳米和约10纳米之间。在一些实施例中，可以通过如原子层沉积(ald)之类的沉积工艺的方式来形成连续衬层2102。在其他实施例中，可以通过其他沉积工艺，例如化学气相沉积(cvd)或物理气相沉积(pvd)，来形成连续衬层2102。
在一些实施例中，方法从图21前进至图26，从而跳过图22至图25所示出的步骤。在其他实施例中，方法前进至图22。
如图22的剖面图2200所示，在一些实施例中，在连续衬层2102上方形成衬层硬罩幕材料2202。在一些实施例中，衬层硬罩幕材料2202可以完全覆盖连续衬层2102。在一些实施例中，衬层硬罩幕材料2202可以通过沉积工艺(例如，cvd、pvd、pecvd、ald等)的方式来沉积。
如图23的剖面图2300中所示，可以执行衬层硬罩幕回蚀刻以去除部分的衬层硬罩幕材料(图22的2202)的部分，以在接触层118上方形成衬层硬罩幕结构2310。可以执行衬层硬罩幕回蚀刻，使得衬层硬罩幕结构2310具有最顶表面2310t，其在垂直方向上从接触层118的最顶表面118t测量的第三高度h3处。在一些实施例中，可以使用选择性去除衬层硬罩幕材料(图22的2202)的去除(例如，蚀刻)工艺来进行衬层硬罩幕回蚀刻，而连续衬层2102可以大致上保持不变。
如图24的剖面图2400所示，可以执行衬层回蚀刻以去除位于衬层硬罩幕结构2310的最顶表面2310t上方的连续衬层(图23的2102)的部分，以形成设置在衬层硬罩幕结构2310和接触层118之间的衬层122。在衬层回蚀刻之后，衬层122可以具有最顶表面122t，该最顶表面122t也在垂直方向上从接触层118的最顶表面118t测量的第三高度h3处。在一些实施例中，可以使用选择性去除连续衬层(图23的2102)的去除(例如，蚀刻)工艺来进行衬层回蚀刻，而第一介电层212及/或栅极隔离结构134大致上保持不变。
在一些实施例中，第三高度h3在间隔物结构126的第一和第二最顶表面126a、126b下方。在这样的实施例中，由于衬层回蚀刻从间隔物结构126的第一和第二最顶表面126a、126b去除了连续衬层(图23的2102)，间隔物结构126可能会因衬层回蚀刻而损坏(例如，间隔物损失或离子轰击造成的缺陷)。
如图25的剖面图2500所示，可以去除衬层硬罩幕结构(图24的2310)。在一些实施例中，通过湿蚀刻剂去除衬层硬罩幕结构(图24的2310)。
在一些实施例中，衬层硬罩幕结构(图24的2310)可以用于控制衬层122的设计。例如，在一些实施例中，衬层122可以具有最顶表面122t，其在间隔物结构126的第一和第二最顶表面126a、126b的上方，如图25所示。衬层122的最顶表面122t可以在从接触层118的最顶表面118t测量的第二高度h2处。在一些实施例中，衬层122的第二高度h2等于衬层硬罩幕结构的第三高度h3(图24的2310)。在这样的实施例中，衬层122完全覆盖间隔物结构126的第一和第二最顶表面126a、126b。在其他实施例中，衬层122(和图24的衬层硬罩幕结构2310)可以具有最顶表面122t，其大约与间隔物结构126的第一和第二最顶表面126a、126b齐平或在它们的下方。在这样的实施例中，衬层122可以不覆盖间隔物结构126的第一和第二最顶表面126a、126b。尽管减少衬层122的高度可以减少整个装置的电容，但是当衬层122不覆盖间隔物结构126的第一和第二最顶表面126a、126b时，衬层122对间隔物结构126的保护可能较小。
在其他实施例中，可以省略图22至图25中的步骤，且如图21的剖面图2100所示，衬层122的最顶表面122t仍设置在第一介电层212上方。在这样的实施例中，可以减少制造时间，但是最终装置中的电容由于过多的衬层122，可能处于增加的风险中。
如图26的剖面图2600所示，在一些实施例中，导孔硬罩幕材料2602设置在衬层122和第一介电层212上方。在一些实施例中，导孔硬罩幕材料2602包含与衬层122不同的材料。在一些实施例中，导孔硬罩幕材料2602包含例如低介电常数介电材料，如氧化硅、硅氧碳化物、钽碳氮化物、氮化硅、硅氧碳氮化物、硅、氮化锆或硅碳氮化物。在其他实施例中，直接设置在间隔物结构126之间的导孔硬罩幕材料2602的第一部分与形成在间隔物结构126上方的导孔硬罩幕材料2602的第二部分是不同的材料。可以通过沉积工艺(例如，cvd、pvd、pecvd、ald等)的方式来沉积导孔硬罩幕材料2602。
如图27的剖面图2700所示，在一些实施例中，执行平坦化工艺(例如，cmp)以去除设置在第一介电层212和栅极隔离结构134上方的导孔硬罩幕材料(图26的2602)以形成硬罩幕结构132。在平坦化工艺之后，在一些实施例中，第一介电层212、硬罩幕结构132和栅极隔离结构134可以具有大致上共平面的上表面。此外，在可以省略图22至图25中的步骤的其他实施例中，平坦化工艺还可以去除设置在第一介电层212和栅极隔离结构134上方连续衬层(图21的2102)的部分。在这样的实施例中，在平坦化工艺之后，衬层122的最顶表面122t也可以与硬罩幕结构132的上表面大致上共平面。
在一些实施例中，硬罩幕结构132具有最顶表面132t，其在垂直方向上从接触层118的最顶表面118t测量的第一高度h1处。在一些实施例中，衬层122的第二高度h2与硬罩幕结构132的第一高度h1之间的比例可以在例如大约10％-大约100％之间。
此外，在一些实施例中，硬罩幕结构132包含上部132a和下部132b。在一些实施例中，硬罩幕结构132的上部132a和下部132b包含相同的材料。在其他实施例中，上部132a和下部132b包含不同的材料。硬罩幕结构132的下部132b可以直接设置在间隔物结构126之间。在一些实施例中，硬罩幕结构132的下部132b具有在横向方向上介于下部132b的最外侧壁之间测量的第四宽度w4。在一些实施例中，第四宽度w4介于大约5纳米与大约30纳米之间。下部132b可以具有在垂直方向上从接触层118的最顶表面118t到间隔物结构126的第一最顶表面126a测量的第四高度h4。在一些实施例中，第四高度h4可以介于大约1纳米和大约50纳米之间。在一些实施例中，硬罩幕结构132的上部132a具有在横向方向上且在硬罩幕结构132的上部132a的最外侧壁之间测量的第五宽度w5。在一些实施例中，第五宽度w5在大约5纳米与大约30纳米之间。上部132a可以具有在垂直方向上从间隔物结构126的第一最顶表面126a到硬罩幕结构132的最顶表面132t测量的第五高度h5。在一些实施例中，第五高度h5可以在约1纳米与约50纳米之间。
如图28的剖面图2800所示，在一些实施例中，蚀刻停止层214沉积在第一介电层212、硬罩幕结构132和栅极隔离结构134上方，且第二介电层216沉积在蚀刻停止层214上方。在一些实施例中，蚀刻停止层214可以包含例如氧化硅、硅化铪、硅氧碳化物、铝氧、锆硅、铝氧氮化物、氧化锆、氧化钽、氧化镧、氧化钇、碳钽氮化物、氮化硅、硅氧碳氮化物、硅、氮化锆、硅碳氮化物等。在一些实施例中，蚀刻停止层214可以具有在垂直方向上测量的厚度，该厚度在大约1纳米和大约30纳米之间。此外，在一些实施例中，第二介电层216可以各自包含例如氮化物(例如，氮化硅、氮氧化硅)、碳化物(例如，碳化硅)、氧化物(例如，氧化硅)、硼硅酸盐玻璃(bsg)、磷硅酸盐玻璃(psg)、硼磷硅酸盐玻璃(bpsg)、低介电常数氧化物(例如，碳掺杂氧化物，sicoh)等。可以通过沉积工艺(例如，cvd、pvd、pecvd、ald等)的方式来沉积蚀刻停止层214和第二介电层216。
如图29a的剖面图2900a所示，第二遮罩结构2902可以形成在第二介电层216上方。第二遮罩结构2902可以包含设置在接触层118上方的第一开口2904。第二遮罩结构2902可以通过光微影和去除(例如，蚀刻)工艺的方式来形成。在一些实施例中，接触层118可以具有在横向方向上测量的第一宽度w1，并且第一开口2904可以具有在横向方向上测量的第二宽度w2。在一些实施例中，第一宽度w1可以等于第二宽度w2。然而，在一些实施例中，第一开口2904可以不“以中心着陆”在接触层118上方，因此，第一开口2904可以位于间隔物结构126的正上方。例如，在一些实施例中，在形成第二遮罩结构2902的期间，在第一开口2904的中心处设置并且在垂直方向上延伸(run)的第一中心线2906，可以与在接触层118的中心处设置并且在垂直方向上延伸的第二中心线2908不共线。在其他实施例中，第二遮罩结构2902和第一开口2904可以“以中心着陆”在接触层118上方，因此，第一和第二中心线2906、2908将会是共线的。在其他实施例中，第二宽度w2可以大于第一宽度w1，因此，即使第一和第二中心线2906、2908是共线的，第一开口2904仍位于间隔物结构126的正上方。在一些实施例中，第二宽度w2在例如大约1纳米和大约50纳米之间。
在一些实施例中，图29b的上视图2900b可以对应于图29a的剖面图2900a。图29b的剖线aa’可以对应于图29a的剖面图2900a的一些实施例。在一些实施例中，从上视图2900b来看，第二遮罩结构2902中的第一开口2904可以类似于多边形形状，例如正方形或矩形。在其他实施例中，从上视图2900b来看，第一开口2904可以类似于例如圆形或椭圆形的其他形状。
如图30a的剖面图3000a和图30b的剖面图3000b所示，在一些实施例中，可以根据第二遮罩结构2902中的第一开口2904来进行第一蚀刻工艺，以去除第二介电层216、蚀刻停止层214和硬罩幕结构132位于第一开口2904正下方的部分。在一些实施例中，第一蚀刻工艺可以包含多种蚀刻剂，而在其他实施例中，一种蚀刻剂可以充分去除第二介电层216、蚀刻停止层214和硬罩幕结构132各自的材料。在一些实施例中，在第一蚀刻工艺之后，第二介电层216、蚀刻停止层214和硬罩幕结构132的内侧壁可以沿着垂直方向，而在其他的实施例中，在第一蚀刻工艺之后，第二介电层216、蚀刻停止层214和硬罩幕结构132的内侧壁可以倾斜(slanted)(例如不沿着垂直方向)，如所示出的例示性线3002。
如图30a的剖面图3000a所示，第一蚀刻工艺的第一蚀刻剂可以用于去除硬罩幕结构132。硬罩幕结构132包含第一材料，该第一材料在暴露于第一蚀刻剂时具有第一去除速率(例如，每次去除的第一材料的量)。衬层122包含第二材料，该第二材料在暴露于第一蚀刻剂时具有第二去除速率(例如，每次去除的第二材料的量)。间隔物结构126包含第三材料，该第三材料在暴露于第一蚀刻剂时具有第三去除率(例如，每次去除的第三材料的量)。衬层122的第二材料不同于硬罩幕结构132的第一材料并且不同于间隔物结构126的第三材料。此外，衬层122的第二去除率小于硬罩幕结构132的第一去除率，并且小于间隔物结构126的第三去除率。因此，在衬层122设置在硬罩幕结构132和间隔物结构126之间的实施例中，在第一蚀刻工艺期间，衬层122延迟间隔物结构126暴露于第一蚀刻剂。例如，在一些实施例中，在去除第一开口2904正下方的硬罩幕结构132之后，衬层122仍可以覆盖间隔物结构126和接触层118，如图30a的3000a剖面图所示。在一些实施例中，可以去除暴露于第一蚀刻剂的一些衬层122，使得暴露的衬层122变薄。
在一些实施例中，进行第一蚀刻工艺，直到第一蚀刻剂从接触层118去除部分的衬层122，使得接触层118的最顶表面118t暴露，如图30b的剖面图3000b所示。然而，这样做时，也可以去除衬层122覆盖间隔物结构126的部分，从而使间隔物结构126暴露于第一蚀刻剂。在其他实施例中，第二蚀刻剂用于从接触层去除部分的衬层122，如图30b的剖面图3000b所示。在这样的实施例中，第二蚀刻剂可以比第一蚀刻剂更快地去除衬层122。因此，与仅将第一蚀刻剂用于第一蚀刻工艺相比，在第一蚀刻剂之后通过第二蚀刻剂去除衬层122可以减少接触层118暴露的时间。
因此，在一些实施例中，图30a的剖面图3000a示出在第一次使用第一蚀刻剂之后的第一蚀刻工艺，而图30b的剖面图3000b示出在第二次使用第一蚀刻剂之后的第一蚀刻工艺。在其他实施例中，图30a的剖面图3000a示出在使用第一蚀刻剂之后的第一蚀刻工艺，并且图30b的剖面图3000b示出在使用第二蚀刻剂之后的第一蚀刻工艺。
在一些实施例中，第一蚀刻剂及/或第二蚀刻剂是垂直干蚀刻剂(例如，等离子体气体)。因此，间隔物结构126的第一及/或第二最顶表面126a、126b上的衬层122的暴露的水平部分可以比第一内侧壁226上的衬层122的暴露的垂直部分更快地去除。在其他实施例中，其中衬层122的最顶表面122t设置在间隔物结构的第一和第二最顶表面126a、126b下方，在间隔物结构126的第一和第二最顶表面126a、126b上不存在水平部分。在这样的其他实施例中，与衬层122覆盖间隔物结构126的第一最顶表面126a和第二最顶表面126b的实施例相比，间隔物结构126可不受第一蚀刻剂及/或第二蚀刻剂的保护。
在一些实施例中，当第一蚀刻工艺从间隔物结构126完全去除衬层122的一部分时，可以通过第一蚀刻工艺去除间隔物结构126的暴露部分。因此，在一些实施例中，尽管间隔物结构126的第一最顶表面126a和第二最顶表面126b可以被衬层122覆盖，但是仍然可以通过第一蚀刻工艺去除部分的间隔物结构126。然而，因为衬层122减少了间隔物结构126暴露于第一蚀刻工艺的时间，所以减少了因第一蚀刻工艺造成的间隔物结构126的损失。此外，在一些实施例中，在第一蚀刻工艺之后，即使垂直部分122v位于第二遮罩结构2902的第一开口2904的正下方，衬层122的垂直部分122v仍可以存在于接触层118上方，如图30b的剖面图3000b所示。
在一些实施例中，在第一蚀刻工艺之后，如图30b所示，间隔物结构126的第一最顶表面126a可以具有第一厚度t1；间隔物结构126可以具有比第一厚度t1大的第二厚度t2，第二厚度t2在间隔物结构126的第一最顶表面126a下方的第一位置处；以及间隔物结构126可以具有比第二厚度t2大的第三厚度t3。可以在接触层118的最顶表面118t上方的第二位置处与在第二位置下方处测量第三厚度t3。在一些实施例中，第三厚度t3可以是间隔物结构126的最大厚度。可以在横向方向上从第一内侧壁226到第一外侧壁228分别测量第一至第三厚度t1-t3
在其他实施例中，其中第一宽度(图29的w1)大于或等于第二宽度(图29的w2)，并且第一开口2904不位于间隔物结构126的正上方，因为间隔物结构126可不暴露于第一蚀刻工艺，所以第一至第三厚度t1-t3可以彼此大约相同。
在一些实施例中，方法从图30b前进到图31，以去除衬层122的垂直部分122v。在其他实施例中，垂直部分122v可以保留在最终设计中，因此，方法可以从图30b前进到图32，从而跳过图31中的步骤。
如图31的剖面图3100所示，在一些实施例中，执行第二蚀刻工艺以去除衬层122的垂直部分(图30b的122v)。在一些实施例中，第二蚀刻工艺是第一蚀刻工艺的延续(continuation)，并且利用了第一及/或第二蚀刻剂。在其他实施例中，第二蚀刻工艺可以包含与第一及/或第二蚀刻剂不同的第三蚀刻剂，以选择性地去除衬层122的垂直部分(图30b的122v)。去除衬层122的垂直部分(图30b的122v)的优点包含增加接触层118的最顶表面118t的暴露表面积，以减小接触层118与上方的接触导孔(图33的124)之间的接触电阻，及/或以减少最终装置的电容。然而，通过去除衬层122的垂直部分(图30b的122v)，可以去除更多的间隔物结构126，间隔物结构126可能由于第二蚀刻工艺而被损坏，接触层118可能由于第二蚀刻工艺而被损坏，及/或制造时间和成本增加。因此，在一些其他实施例中，可以从方法中省略图31中的第二蚀刻工艺。
如图32的剖面图3200所示，在一些实施例中，可以在第二介电层216上方和接触层118上方形成导电导孔材料3202。在一些实施例中，在形成导电导孔3202之前，可以去除第二遮罩结构(图31的2902)。在其他实施例中，在导电导孔材料3202的形成期间，第二遮罩结构(图31的2902)可以保持存在。在一些实施例中，导电导孔材料3202可以包含例如钨、钌、钴、铜、钛、氮化钛、钽、氮化钽、钼、镍或其组合。在一些实施例中，可以通过沉积工艺(例如，物理气相沉积(pvd)、化学气相沉积(cvd)、pecvd、原子层沉积(ald)、溅镀等)的方式来沉积导电导孔材料3202。
如图33的剖面图3300所示，可以执行平坦化工艺(例如，cmp)以去除导电导孔材料(图32的3202)设置在第二介电层216上方的部分，而形成直接接触接触层118的接触导孔124。此外，在一些实施例中，平坦化工艺(例如，cmp)可以去除部分的第二介电层216。在其他实施例中，平坦化工艺(例如，cmp)可以完全去除第二介电层216，从而暴露出蚀刻停止层214。在一些实施例中，在平坦化工艺(例如，cmp)之后，接触导孔124的上表面和第二介电层216的上表面大致上共平面。尽管接触导孔124可能不会“以中心着陆”在接触层118上方，但是由于衬层122，间隔物结构126仍充分提供了接触层118、接触导孔124和栅极电极120之间的隔离，从而增加了最终装置的可靠性。
将理解的是，在一些实施例中，可以调整图12至图33中所示的方法，举例来说，使用衬层122在栅极电极120上形成栅极接触导孔(图2b中的224)而形成如图2b所示的结构。在这样的实施例中，衬层122仍然可以减少从间隔物结构126的损失，使得间隔物结构126有效地将接触导孔124、栅极电极120、接触层118及/或栅极接触导孔(图2b的224)彼此隔离。
图34示出形成集成芯片的方法3400的一些实施例的流程图，其中该集成芯片具有设置在间隔物结构和硬罩幕结构之间的衬层。
尽管以下将方法3400示出和描述为一系列动作或事件，但是应当理解，这样的动作或事件的示出顺序不应以限制性的意义来解释。例如，除了本文示出及/或描述的那些动作或事件之外，某些动作可以以不同的顺序发生及/或与其他动作或事件同时发生。此外，实现本文描述的一个或多个方面或实施例可不需要所有示出的动作。此外，本文描述的一个或多个动作可以在一个或多个单独的动作及/或阶段中执行。
在动作3402处，在基板上方形成接触层和栅极电极。间隔物结构将接触层与栅极电极分开。图12至图20a分别示出对应于动作3402的一些实施例的剖面图1200-2000a。
在动作3404处，在接触层、间隔物结构和栅极电极上方形成连续衬层。图21示出对应于动作3404的一些实施例的剖面图2100。
在动作3406处，在接触层上方沉积硬罩幕材料。图26示出对应于动作3406的一些实施例的剖面图2600。
在动作3408处，去除硬罩幕材料的上部以形成硬罩幕结构，其通过衬层与接触层分开。图27示出对应于动作3408的一些实施例的剖面图2700。
在动作3410处，在硬罩幕结构上方形成第一遮罩结构。第一遮罩结构包含在接触层正上方的第一开口。图29a示出对应于动作3410的一些实施例的剖面图2900a。
在动作3412处，执行第一蚀刻工艺以去除位于第一开口下方硬罩幕结构和衬层的部分，以暴露第二接触层的上表面。图30b示出对应于动作3412的一些实施例的剖面图3000b。
在动作3414处，在接触层的上表面上方形成接触孔并直接接触该接触孔。图32和图33分别示出对应于动作3414的一些实施例的剖面图3200和3300。
因此，本发明实施例涉及一种在由间隔物结构围绕的接触层上方形成接触导孔的方法，其中衬层减轻了在形成接触导孔期间间隔物结构的损失。
本发明实施例提供了一种集成芯片，包含：基板；第一接触层，于基板上方；栅极电极，于基板上方，并与第一接触层横向间隔；第一间隔物结构，围绕第一接触层的最外侧壁，并将栅极电极与第一接触层分开；第一硬罩幕结构，设置于第一接触层上方，且位于第一间隔物结构的多个部分之间；第一接触导孔，延伸穿过第一硬罩幕结构并接触第一接触层；以及第一衬层，直接设置于第一硬罩幕结构与第一间隔物结构之间。
在一些实施例中，其中第一衬层将第一硬罩幕结构与第一接触层分开。
在一些实施例中，第一间隔物结构具有在横向方向上从第一内侧壁到第一外侧壁测量的第一厚度，且第一厚度为第一间隔物结构的最小厚度，其中第一间隔物结构具有在横向方向上从第一内侧壁到第一外侧壁测量的第二厚度，且第二厚度为第一间隔物结构的最大厚度，以及其中第一厚度与第二厚度为在第一接触层的顶表面上方的高度处所测量的。
在一些实施例中，其中第一衬层直接设置于第一接触层与第一接触导孔之间。
在一些实施例中，其中第一衬层设置于第一间隔物结构的第一最顶表面与第二最顶表面上方。
在一些实施例中，还包括：第二接触层，于基板上方，其中栅极电极位于第一接触层与第二接触层之间；第二间隔物结构，围绕第二接触层的最外侧壁，并将栅极电极与第二接触层分开；第二硬罩幕结构，设置于第二接触层上方，并介于第二间隔物结构的多个部分之间；第二接触导孔，延伸穿过第二硬罩幕结构并接触第二接触层；以及第二衬层，直接设置于第二硬罩幕结构与第二间隔物结构之间。
在一些实施例中，其中第一衬层与第二衬层不互相接触。
本发明实施例提供了一种集成芯片，包含：基板；接触层，于基板上方；栅极电极，于基板上方，并与接触层横向间隔；间隔物结构，围绕接触层的最外侧壁，并将栅极电极与接触层分开；硬罩幕结构，设置于接触层上方，并介于间隔物结构的多个部分之间；接触导孔，延伸穿过硬罩幕结构，并接触接触层；以及衬层，直接设置于硬罩幕结构与接触层之间。
在一些实施例中，其中衬层包括与硬罩幕结构及间隔物结构不同的材料。
在一些实施例中，其中衬层直接接触间隔物结构的最顶表面。
在一些实施例中，其中衬层具有最顶表面，最顶表面位于间隔物结构的最顶表面下方。
在一些实施例中，其中硬罩幕结构具有最顶表面，其在垂直方向上从接触层的最顶表面测量的第一高度处；其中衬层具有最顶表面，其在垂直方向上从接触层的最顶表面测量的第二高度处；以及其中第二高度对第一高度的比例介于约10％与约100％之间。
在一些实施例中，接触导孔不位于衬层正上方。
本发明实施例提供了一种集成芯片的形成方法，包含：形成接触层与栅极电极于基板上方，其中间隔物结构将接触层与栅极电极分开；形成连续衬层于接触层、间隔物结构、与栅极电极上方；沉积硬罩幕材料于接触层上方；去除硬罩幕材料的上部与部分的连续衬层，以形成通过衬层与接触层分开的硬罩幕结构；形成第一遮罩结构于硬罩幕结构上方，第一遮罩结构包括位于接触层正上方的第一开口；执行第一去除工艺以去除位于第一开口下方的硬罩幕结构与衬层的部分，以露出接触层的上表面；以及形成接触导孔于接触层的上表面上方，其中接触导孔直接接触接触层的上表面。
在一些实施例中，其中硬罩幕结构包括具有第一材料，且当硬罩幕结构暴露于第一去除工艺的第一蚀刻剂时，第一材料具有第一去除速率，其中连续衬层包括第二材料，且当连续衬层暴露于第一去除工艺的第一蚀刻剂时，第二材料具有小于第一去除速率的第二去除速率。
在一些实施例中，还包括：在第一去除工艺之后执行第二去除工艺，以去除位于第一遮罩结构的第一开口的正下方的衬层的剩余部分。
在一些实施例中，其中第一去除工艺包括第一蚀刻剂，以及其中第二去除工艺包括不同于第一蚀刻剂的第二蚀刻剂。
在一些实施例中，其中去除部分的连续衬层的步骤包括：执行第三去除工艺，以去除在栅极电极正上方的连续衬层的部分，以形成于接触层上方的衬层。
在一些实施例中，其中第三去除工艺包括：形成衬层硬罩幕材料于连续衬层上方；去除部分的衬层硬罩幕材料，以形成衬层硬罩幕结构于衬层上方；去除设置于衬层硬罩幕结构上方的连续衬层的部分；以及去除衬层硬罩幕结构。
在一些实施例中，其中去除硬罩幕材料的上部的步骤包括平坦化工艺，且其中平坦化工艺也去除连续衬层的上部以形成衬层。
以上概述数个实施例的部件，以便在本发明所属技术领域中技术人员可以更加理解本发明实施例的观点。在本发明所属技术领域中技术人员应理解，他们能轻易地以本发明实施例为基础，设计或修改其他工艺和结构，以达到与在此介绍的实施例相同的目的及/或优势。在本发明所属技术领域中技术人员也应理解，此类等效的结构并无悖离本发明的精神与范围，且他们能在不违背本发明的精神和范围下，做各式各样的改变、取代和替换。因此，本发明的保护范围当视后附的权利要求所界定为准。
1.一种集成芯片，包括：
一基板；
一第一接触层，于该基板上方；
一栅极电极，于该基板上方，并与该第一接触层横向间隔；
一第一间隔物结构，围绕该第一接触层的最外侧壁，并将该栅极电极与该第一接触层分开；
一第一硬罩幕结构，设置于该第一接触层上方，且位于该第一间隔物结构的多个部分之间；
一第一接触导孔，延伸穿过该第一硬罩幕结构并接触该第一接触层；以及
一第一衬层，直接设置于该第一硬罩幕结构与该第一间隔物结构之间。
技术总结