本发明涉及一种制造半导体元件的方法，更具体地说，涉及一种制造闪存存储器的方法。
背景技术：
闪存存储器(flashmemory)是一种非挥发性存储器，即使外部电源关闭，它也可以在存储器中保存数据。近来，因为闪存存储器是可重写和可抹除的，所以它们已经广泛应用于电子产品的制造，例如移动电话、数字相机、视频播放机、个人数字助理(pda)或片上系统(soc)。
为了满足电子产品的低功耗、快速回应、低成本和高集成度的要求，集成具有各种电气性能和功能的不同半导体元件的工艺是当前半导体工艺的趋势。例如，闪存存储器阵列区域中的闪存存储器单元和逻辑电路区域中的金属氧化物半导体晶体管可以在同一芯片中制造。
然而，在制作闪存存储器元件中的浮动栅极(floatinggate)时，其步骤至少依序包含沉积材料层(例如多晶硅)、对材料层进行离子掺杂、对材料层进行退火(anneal)以使得所掺杂的离子扩散至整整材料层内部、然后才对材料层进行平坦化步骤(例如化学机械研磨，cmp)，让材料层的厚度降低到所需厚度。上述制作工艺为目前制作浮动栅极时常用的步骤。然而，为了降低制作工艺成本，上述步骤还仍有调整与改善的空间。
技术实现要素：
本发明提供一种半导体元件的制作方法，包含：提供一基底，在该基底上形成一浮动栅极材料层，进行一平坦化步骤，降低该浮动栅极材料层的一厚度，在该平坦化步骤进行后，对该浮动栅极材料层进行一离子掺杂步骤，以及进行一蚀刻步骤，移除部分该浮动栅极材料层，并形成一浮动栅极(floatinggate)，其中在该浮动栅极材料层形成之后至该浮动栅极形成之前，并未对该浮动栅极材料层进行任何退火(anneal)步骤。
根据本发明所提供的半导体元件的制作方法，调整制作浮动栅极前的部分制作工艺顺序。具体而言，先对浮动栅极材料层进行平坦化步骤以降低其厚度，然后再对浮动栅极材料层进行离子掺杂，此时由于浮动栅极材料层的厚度已经降低，因此所掺杂的离子可以直接分布于浮动栅极材料层内，而可以省略现有步骤中，让离子产生扩散与均匀分布效果的退火步骤。因此，本发明的达到简化制作工艺的效果。
附图说明
图1～图4为本发明优选实施例的制造半导体元件的方法示意图。
主要元件符号说明
12:基底
14:元件区
16:逻辑区
18:栅极氧化层
34:浅沟槽隔离
36:掺杂区域
38:浮动栅极材料层
38’:浮动栅极
40:栅极结构
p1:平坦化步骤
p2:离子掺杂步骤
p3:蚀刻步骤
t1:厚度
t2:厚度
具体实施方式
为使熟悉本发明所属技术领域的一般技术者能更进一步了解本发明，下文特列举本发明的优选实施例，并配合所附的附图，详细说明本发明的构成内容及所欲达成的功效。
为了方便说明，本发明的各附图仅为示意以更容易了解本发明，其详细的比例可依照设计的需求进行调整。在文中所描述对于图形中相对元件的上下关系，在本领域的人都应能理解其是指物件的相对位置而言，因此都可以翻转而呈现相同的构件，此都应同属本说明书所揭露的范围，在此容先叙明。
请参考图1～图4，图1～图4示出了根据本发明优选实施例的制造半导体元件的方法。如图1所示，提供基底12，其中基底12包括元件区14和限定在其上的逻辑区16。在一些实施例中，元件区14也可能称为存储器区，以在后续步骤中形成闪存存储器(flashmemory)于元件区14内。而逻辑区16内在后续制作工艺可能包含有晶体管结构，用以控制上述闪存存储器。但本发明不限于此。
基底12可以由硅、砷镓、绝缘体上硅(soi)层、外延层、硅锗层或其他半导体材料组成，并且栅极氧化层18形成在基底12的元件区14和逻辑区16上。
此外，在逻辑区16中形成多个浅沟槽隔离(sti)34和掺杂区域36。在本实施例中，掺杂区域36位于相邻的两个浅沟槽隔离34之间，各浅沟槽隔离34的顶面高于基底12的顶面。掺杂区域36包括用于制造金属氧化物半导体晶体管的p型阱和/或n型阱，以及/或用于制造高压金属氧化物半导体晶体管的高压p型阱和高压n型阱。然而，应当注意，浅沟槽隔离34和掺杂区域36的数量和布局不限于图1所示。根据产品的设计，可以在逻辑区16的基底12中形成具有相应浅沟槽隔离的任何掺杂区域，这也在本发明的范围内。
接下来，在逻辑区16和元件区14上沉积一浮动栅极材料层38，其中浮动栅极材料层38较佳覆盖逻辑区16中的所有浅沟槽隔离34和掺杂区域36以及元件区14。较佳而言，在随后的步骤中，浮动栅极材料层38用来形成闪存存储器元件中的浮动栅极。例如经过离子掺杂、图案化等步骤后，在元件区14内形成一浮动栅极(图未示)。再于浮动栅极上形成介电层(例如ono介电层)与控制栅极(controlgate，cg)等结构，由于闪存存储器的结构为本领域的已知技术，在此不多加赘述。
在本实施例中，浮动栅极材料层38材质例如为多晶硅，且为了让浮动栅极材料层38的结构达到稳定与致密，沉积的厚度较佳为4000埃以上。也就是说，如图1所示的厚度t1较佳大于4000埃。根据本发明的一些实施例，浮动栅极材料层38可以通过化学气相沉积(cvd)、低压化学气相沉积(lpcvd)或等离子体增强化学气相沉积(pecvd)等方式来形成，但本发明不限于此。沉积完成的浮动栅极材料层38覆盖于逻辑区16和元件区14内，且覆盖于浅沟槽隔离34顶部。
接下来，如图2所示，对浮动栅极材料层38进行一平坦化步骤p1，以降低浮动栅极材料层38的厚度。其中，平坦化步骤p1例如为化学机械研磨(cmp)，但不限于此。在平坦化步骤p1完成后，浮动栅极材料层38的厚度由t1降为t2，其中在本实施例中，厚度t2较佳小于740埃，但本发明不限于此，上述参数仅为本实施例的示例，而实际参数可以依照制作工艺需求而调整。
应当注意，化学机械研磨制作工艺中使用的浆料包括化学试剂和研磨剂，其中化学试剂可以是酸碱度缓冲剂、氧化剂、表面活性剂等，研磨剂可以是二氧化硅、氧化铝、氧化锆等。根据本发明的优选实施例，在化学机械抛光过程中使用的研磨剂大于13％，并且化学机械抛光过程的去除速率小于30埃/秒，但本发明不限于此。
接着，如图3所示，对降低厚度后的浮动栅极材料层38进行一离子掺杂步骤p2，例如根据需求掺杂硼、磷、砷、碳、氢等离子，本发明不限定掺杂离子的种类。在离子掺杂步骤p2完成后，所掺杂的离子应均匀分布于浮动栅极材料层38内。
在后续步骤中，将对浮动栅极材料层38进行图案化步骤，例如图4所示，进行蚀刻步骤p3，保留部分的浮动栅极材料层38仅于元件区14内，而其余元件区14内的浮动栅极材料层38则被移除，剩余的浮动栅极材料层38可以定义为浮动栅极38’。之后再于浮动栅极上方形成例如ono介电层、选择栅极等材料层，关于该些元件的制作，本发明在此不另外赘述。另外在蚀刻步骤p3时，可以一并在逻辑区16内蚀刻浮动栅极材料层38，而剩余在逻辑区16内的浮动栅极材料层38则定义为栅极结构40。而在蚀刻步骤p3之后，浅沟槽隔离34的顶面高度高于基底12的顶面。
值得注意的是，本发明的步骤中，在沉积浮动栅极材料层38到制作完成浮动栅极38’之间，并不需要进行任何退火(anneal)步骤。原因在于本发明预先将浮动栅极材料层38的厚度经由平坦化步骤降低，因此所掺杂的离子活动空间较少，理应可均匀分布于浮动栅极材料层38内。
另外，在本发明的其他实施例中，图4所示的蚀刻步骤p3的顺序可以调整，例如在进行平坦化步骤p1之后(如图2)，就先进行蚀刻步骤p3，然后再进行离子掺杂步骤p2，上述制作工艺也属于本发明的涵盖范围内。
传统制作浮动栅极的步骤，是依序进行材料层(例如多晶硅)的沉积、对材料层进行离子掺杂步骤、进行退火步骤使得离子在材料层内均匀扩散、之后才进行平坦化步骤降低材料层的厚度。而本发明有别于传统制作浮动栅极的制作工艺，通过调整制作工艺顺序，在沉积完成材料层(即图1所示的浮动栅极材料层38)之后，优先进行平坦化步骤p1，让浮动栅极材料层38的厚度降低(例如从4000埃降低至740埃以内)，然后对浮动栅极材料层38进行离子掺杂步骤p2，由于此时浮动栅极材料层38的厚度较薄，因此在离子掺杂步骤p2后，所掺杂的离子应已均匀分布于浮动栅极材料层38内。如此一来可省略退火步骤，进而降低制作工艺成本。
综上所述，根据本发明所提供的半导体元件的制作方法，调整制作浮动栅极前的部分制作工艺顺序。具体而言，先对浮动栅极材料层进行平坦化步骤以降低其厚度，然后再对浮动栅极材料层进行离子掺杂，此时由于浮动栅极材料层的厚度已经降低，因此所掺杂的离子可以直接分布于浮动栅极材料层内，而可以省略现有步骤中，让离子产生扩散与均匀分布效果的退火步骤。因此，本发明的达到简化制作工艺的效果。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。
1.一种半导体元件的制作方法，包含：
提供基底；
在该基底上形成浮动栅极材料层；
进行平坦化步骤，降低该浮动栅极材料层的厚度；
在该平坦化步骤进行后，对该浮动栅极材料层进行离子掺杂步骤；以及
进行蚀刻步骤，移除部分该浮动栅极材料层，并形成浮动栅极(floatinggate)，其中在该浮动栅极材料层形成之后至该浮动栅极形成之前，并未对该浮动栅极材料层进行任何退火(anneal)步骤。
2.如权利要求1所述的制作方法，其中在该平坦化步骤之前，该浮动栅极材料层的一厚度大于4000埃。
3.如权利要求1所述的制作方法，其中在该平坦化步骤之后，该浮动栅极材料层的一厚度小于740埃。
4.如权利要求1所述的制作方法，其中该基底上包含有逻辑区以及元件区，且该浮动栅极仅位于该元件区内。
5.如权利要求4所述的制作方法，其中还包含有多个浅沟隔离结构，位于该逻辑区内的该基底中。
6.如权利要求5所述的制作方法，其中还包含有至少一掺杂区，位于该逻辑区内的该基底中，并位于两个相邻的该浅沟隔离结构之间。
7.如权利要求1所述的制作方法，其中各该浅沟隔离结构的顶面高于该基底的一顶面。
8.如权利要求1所述的制作方法，其中还包含形成有氧化层于该基底以及该浮动栅极材料层之间。
技术总结