本发明涉及半导体技术领域，更具体地，涉及一种半导体封装结构及其形成方法。
背景技术：
近年大数据与人工智能的开发成为潮流，提升电子装置的资料传输速率也成为开发之重点，其中硅光芯片(siliconphotonics)是一种可以有效提升资料传输效率的技术；现行的硅光芯片主要是以中介层(interposer)作为各个功能芯片的连接媒介，也就是说，各个功能芯片系分散在中介层上表面，再藉由中介层内的tsv结构连接到底部的基板以进行讯号传输；然而，所有芯片设置于中介层上表面不仅占据过大的面积，也会因产品微小化的进程而导致可连接的功能芯片数量受限，而无法有效达到芯片型服务器(serveronchip)的效果。
技术实现要素：
针对相关技术中的上述问题，本发明提出一种半导体封装结构及其形成方法。
本发明的实施例提供了一种半导体封装结构，包括：中介层，具有上表面；重分布线(rdl)，位于中介层的上表面上；硅光芯片，位于重分布线上；第一管芯，与硅光芯片横向偏移并具有朝上的主动表面，并且第一管芯内埋于中介层的上表面下方的腔体内，其中，第一管芯的主动表面通过重分布线与硅光芯片电连接。
在一些实施例中，第一管芯还具有与主动表面相对设置的非主动表面，其中，非主动表面通过管芯粘接膜(daf)贴附与中介层的腔体内。
在一些实施例中，腔体的宽度大于第一管芯的宽度。
在一些实施例中，腔体的宽度比第一管芯的宽度大凸块(bump)金属尺寸的2/3。
在一些实施例中，半导体封装结构还包括：扇出封装件，设置于重分布线和第一管芯上方，扇出封装件包括堆叠的多层管芯；其中，多层管芯中的最下层中的第二管芯与第一管芯相对设置并电连接。
在一些实施例中，扇出封装件的多层管芯还包括位于第二管芯上方的第三管芯，并且，扇出封装件还具有与第三管芯电连接的重分布线和在扇出封装件内垂直延伸的导电柱，其中，第三管芯通过扇出封装件内的重分布线和导电柱以及穿过中介层的贯通孔(tsv)与硅光芯片电连接。
在一些实施例中，第三管芯包括堆叠设置的多个第三管芯。
在一些实施例中，第二管芯包括快速存取存储器管芯，第三管芯包括非快速存取存储器管芯。
在一些实施例中，扇出封装件通过凸块金属与中介层电连接。
在一些实施例中，第一管芯包括处理器管芯和缓存管芯。
本发明的实施例还提供了一种形成半导体封装结构的方法，包括：形成具有腔体的中介层，腔体从中介层的上表面凹进；使第一管芯的主动表面朝上将第一管芯形成在腔体内；将重分布线(rdl)形成在中介层的上表面上方，并将硅光芯片与腔体横向偏移地形成在重分布线上方，以使得第一管芯通过重分布线与硅光芯片电连接。
在一些实施例中，方法还包括：在重分布线和第一管芯上方形成扇出封装件的最下层中的第二管芯，第二管芯与第一管芯相对设置并电连接。
在一些实施例中，方法还包括：形成位于第二管芯上方的第三管芯，并形成与第三管芯电连接的重分布线和在扇出封装件内垂直延伸的导电柱，其中，第三管芯通过扇出封装件内的重分布线和导电柱以及穿过中介层的贯通孔与硅光芯片电连接。
在一些实施例中，第一管芯还具有与主动表面相对设置的非主动表面，其中，将第一管芯形成在腔体内包括：将第一管芯的非主动表面通过管芯粘接膜(daf)贴附在腔体内。
在一些实施例中，在形成具有腔体的中介层之前还包括：在中介层的下表面上形成焊料凸块；在形成第三管芯之后，将基板与焊料凸块接合。
在一些实施例中，第三管芯包括堆叠设置的多个第三管芯。
在一些实施例中，腔体的宽度形成为大于第一管芯的宽度并且大凸块(bump)金属尺寸的2/3。
在一些实施例中，第二管芯包括快速存取存储器管芯，第三管芯包括非快速存取存储器管芯。
在一些实施例中，在形成第一管芯之后，还包括：在中介层的上表面上和第一管芯的主动表面上形成凸块金属，扇出封装件通过凸块金属与中介层电连接。
在一些实施例中，第一管芯包括处理器管芯和缓存管芯。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应当注意，根据工业中的标准实践，各个部件并非按比例绘制。事实上，为了清楚讨论，各个部件的尺寸可以任意增大或减小。
图1是根据本发明实施例的半导体封装结构的示意图。
图2是根据本发明另一实施例的半导体封装结构的示意图。
图3a至图3j是根据本发明实施例的形成半导体封装结构的方法的各个阶段的示意图。
具体实施例
下列公开提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面将描述元件和布置的特定实例以简化本发明。当然这些仅仅是实例并不旨在限定本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括在第一部件和第二部件之间形成额外的部件使得第一部件和第二部件可以不直接接触的实施例。而且，本发明在各个实例中可重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。
图1是根据本发明实施例的半导体封装结构的示意图。如图1所示，半导体结构包括中介层110。重分布线(rdl)112位于中介层110的上表面上。硅光芯片121设置在重分布线112上并与重分布线112电连接。第一管芯122与硅光芯片121横向偏移地内埋于中介层110的上表面下方的腔体114内，即，硅光芯片121与第一管芯122在竖直方向上不重叠。第一管芯122的主动表面朝上设置并且主动表面上具有诸如焊料球的电连接件123。第一管芯122可以通过其主动表面上的电连接件123经由重分布线112与硅光芯片121电连接。
在一些实施例中，第一管芯122包括与硅光芯片121相关的运算芯片：处理器管芯和缓存管芯。处理器管芯和缓存管芯内埋于中介层110的腔体114内，并通过中介层110上的重分布线112可以与硅光芯片121实现快速通信沟通。
第一管芯122还具有与主动表面相对设置的非主动表面，其中，非主动表面通过管芯粘接膜(daf)贴附与中介层110的腔体114内。腔体114的宽度w1可以大于第一管芯122的宽度w2。在一个实施例中，腔体114的宽度w1可以比第一管芯122的宽度w2大凸块(bump)金属尺寸的2/3。
仍参考图1，半导体封装结构还包括设置于重分布线112和第一管芯122上方的扇出封装件100。在一些实施例中，扇出封装件100可以通过凸块金属124与中介层110电连接。扇出封装件100包括堆叠的多层管芯。多层管芯中的最下层中设置有第二管芯125，第二管芯125与内埋于中介层110内的第一管芯122相对设置并相互电连接。
在一些实施例中，第二管芯125包括快速存取存储器管芯(例如存储器管芯)。快取存储器与运算芯片(处理器管芯和缓存管芯)上下对接，有效缩短了硅光芯片、处理器管芯与快速存取存储器管芯三者之间的讯号传输距离，加快了讯号传输与存取的速度。
图2是根据本发明另一实施例的半导体封装结构的示意图。其中，扇出封装件100’的多层管芯还包括位于第二管芯125上方的第三管芯126，并且，扇出封装件100’还具有与第三管芯126电连接的重分布线132和在扇出封装件100’内垂直延伸的导电柱133。第三管芯126通过扇出封装件100’内的重分布线132和导电柱133以及穿过中介层110的贯通孔(tsv)111与硅光芯片121电连接。第三管芯126可以包括堆叠设置的多个第三管芯126。第三管芯126包括其余非快速存取存储器管芯(例如ssd和hdd)。第三管芯126可以通过包括重分布线和导电柱的扇出(fanout)结构上下堆栈，再与中介层110进行上下对接，由于第三管芯126的信息不需快速存取，因此可以通过中介层110的贯通孔111经由中介层110下方的基板10与硅光芯片121进行讯号传输与通信沟通。
图3a至图3j是根据本发明实施例的形成半导体封装结构的方法的各个阶段的示意图。方法开始于图3a，如图3a，提供中介层110，中介层110中具有贯通孔111，贯通孔111的一端从中介层110的上表面暴露。在图3b中，在暴露的贯通孔111上形成凸块金属123。
接下来，在图3c中，在凸块金属123上方接合第一载体，并将得到的结构倒置。在图3d中，对中介层110进行研磨以暴露出贯通孔111的另一端。在中介层110的表面上方形成电连接件129，例如c4凸块。然后，在电连接件129上接合第二载体202，再次将得到的结构倒置并去除第一载体201，如图3e。
在图3f中，将中介层110的表面凹进，以在贯通孔111之间形成腔体114。在示出的实施例中，腔体114的数量为两个。在图3g中，使第一管芯122的主动表面朝上将第一管芯122形成在腔体114内。第一管芯122的非主动表面可以通过管芯粘接膜(daf)128贴附在腔体114内。将重分布线112形成在中介层110的表面上，并将硅光芯片121与腔体114横向偏移地形成在重分布线112上方。以使得第一管芯122通过重分布线112与硅光芯片121电连接。
然后，如图3h，在重分布线112和第一管芯122上方形成扇出封装件100。在该实施例中，扇出封装件100中包括4个管芯125、126。扇出封装件100的最下层中的管芯125形成在重分布线112和第一管芯122上方，并与第一管芯122相对设置且电连接。在另外的实施例中，扇出封装件也可以是如图2所示的扇出封装件100’。
在图3i中，去除第二载体202，将得到的结构倒置并放置在胶带302上。然后，通过电连接件129接合基板140，并将得到的结构倒置，如图3j。
上述内容概括了几个实施例的特征使得本领域技术人员可更好地理解本公开的各个方面。本领域技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他的处理和结构以用于达到与本发明所介绍实施例相同的目的和/或实现相同优点。本领域技术人员也应该意识到，这些等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。
1.一种半导体封装结构，其特征在于，包括：
中介层，具有上表面；
重分布线(rdl)，位于所述中介层的所述上表面上；
硅光芯片，位于所述重分布线上；
第一管芯，与所述硅光芯片横向偏移并具有朝上的主动表面，并且所述第一管芯内埋于所述中介层的所述上表面下方的腔体内，其中，所述第一管芯的主动表面通过所述重分布线与所述硅光芯片电连接。
2.根据权利要求1所述的半导体封装结构，其特征在于，所述第一管芯还具有与所述主动表面相对设置的非主动表面，其中，所述非主动表面通过管芯粘接膜(daf)贴附与所述中介层的所述腔体内。
3.根据权利要求1所述的半导体封装结构，其特征在于，
所述腔体的宽度大于所述第一管芯的宽度。
4.根据权利要求3所述的半导体封装结构，其特征在于，
所述腔体的宽度比所述第一管芯的宽度大凸块(bump)金属尺寸的2/3。
5.根据权利要求1所述的半导体封装结构，其特征在于，还包括：
扇出封装件，设置于所述重分布线和所述第一管芯上方，所述扇出封装件包括堆叠的多层管芯；
其中，所述多层管芯中的最下层中的第二管芯与所述第一管芯相对设置并电连接。
6.根据权利要求5所述的半导体封装结构，其特征在于，
所述扇出封装件的所述多层管芯还包括位于所述第二管芯上方的第三管芯，并且，所述扇出封装件还具有与所述第三管芯电连接的重分布线和在所述扇出封装件内垂直延伸的导电柱，
其中，所述第三管芯通过所述扇出封装件内的所述重分布线和所述导电柱以及穿过所述中介层的贯通孔(tsv)与所述硅光芯片电连接。
7.根据权利要求6所述的半导体封装结构，其特征在于，所述第三管芯包括堆叠设置的多个所述第三管芯。
8.根据权利要求6所述的半导体封装结构，其特征在于，所述第二管芯包括快速存取存储器管芯，所述第三管芯包括非快速存取存储器管芯。
9.根据权利要求5所述的半导体封装结构，其特征在于，所述扇出封装件通过凸块金属与所述中介层电连接。
10.根据权利要求1所述的半导体封装结构，其特征在于，所述第一管芯包括处理器管芯和缓存管芯。
技术总结