本发明实施例涉及集成芯片，特别是涉及能够提升接触导孔的接触面积及制程裕度的集成芯片。
背景技术：
在过去的几十年中，集成芯片制造产业经历指数级成长。随着集成芯片的发展，功能密度(例如，每芯片面积的半导体装置的数量)已经增加，同时部件尺寸已经减小。随着部件尺寸的减小，在部件之中的干扰增加。为了减轻半导体装置的部件之中的干扰，正在研究用于ic中的隔离的制造技术及/或部件。
技术实现要素：
一实施例是关于一种集成芯片，其包括：基板、栅极电极、接触层、间隔物结构、硬遮罩结构、接触导孔及衬层。栅极电极位于基板的上层(overlying)。接触层位于基板的上层，且与栅极电极横向地间隔开(laterallyspaced)。间隔物结构围绕栅极电极的多个最外侧侧壁，且使栅极电极与接触层分隔开(separating)。硬遮罩结构布置在栅极电极之上，且介于间隔物结构的多个部分之间。接触导孔延伸穿过硬遮罩结构，且接触栅极电极。衬层直接布置在介于硬遮罩结构及间隔物结构之间。其中，衬层与栅极电极间隔开。
另一实施例是关于一种集成芯片，其包括：基板、接触层、栅极电极、硬遮罩结构、接触导孔、间隔物结构及衬层。基板包括源极/漏极区域。接触层布置在源极/漏极区域之上。栅极电极布置在基板之上，且与接触层横向地间隔开。硬遮罩结构布置在栅极电极之上。接触导孔延伸穿过硬遮罩结构，且接触导孔布置在栅极电极的顶表面之上，且与栅极电极的顶表面直接接触。间隔物结构直接布置在介于栅极电极及接触层之间。衬层接触间隔物结构的多个内侧壁。其中，衬层包括具有相较于间隔物结构的材料更高的介电常数的材料。
又一实施例是关于一种集成芯片的形成方法，其包括：形成栅极电极在基板之上。其中，间隔物结构围绕栅极电极的最外侧侧壁。形成牺牲层于栅极电极的顶表面之上。形成连续的(continuous)衬层在间隔物结构的多个顶表面及多个内侧壁之上。其中，连续衬层借由牺牲层与栅极电极间隔开。执行第一移除制程，以选择性地(selectively)移除牺牲层。沉积硬遮罩材料于栅极电极之上。移除硬遮罩材料及连续衬层的一部分，以形成分隔开的硬遮罩结构及位于栅极电极之上的衬层。形成第一遮罩结构于硬遮罩结构之上，前述第一遮罩结构包含直接在栅极电极上层的第一开口。执行第一蚀刻制程，以移除在第一开口下层的硬遮罩结构的一部分，以暴露栅极电极的顶表面。形成接触导孔在栅极电极的顶表面之上，且接触导孔直接接触栅极电极的顶表面。
附图说明
根据以下的详细说明并配合所附图式阅读，能够最好的理解本公开的所有态样。应注意的是，根据本产业的标准作业，各种部件并未必按照比例绘制。事实上，可能任意的放大或缩小各种部件的尺寸，以做清楚的说明。
图1a至图1c显示出集成芯片的一些实施例的各种视图，前述集成芯片包括布置在间隔物结构及接触导孔之间且布置在栅极电极之上的衬层。
图2显示出集成芯片的一些其他实施例的剖面图，前述集成芯片包括布置在间隔物结构及接触导孔之间且布置在栅极电极之上的衬层。
图3显示出集成芯片的一些实施例的剖面图，前述集成芯片包括布置在间隔物结构及接触导孔之间且布置在接触层之上的衬层。
图4a显示出集成芯片的一些其他实施例的剖面图，前述集成芯片包括布置在间隔物结构及接触导孔之间且布置在栅极电极之上的衬层，其中接触导孔实质上在栅极电极的中心之上(centeredover)。
图4b显示出集成芯片的一些实施例的剖面图，前述集成芯片包括布置在间隔物结构及接触导孔之间且布置在栅极电极之上的衬层，其中接触导孔实质上不在栅极电极的中心之上。
图5a及图5b显示出包括布置在栅极电极之上的接触导孔的剖面图，其中接触导孔包括一或多种材料。
图6a及图6b显示出包括布置在栅极电极之上的硬遮罩结构的一些实施例的剖面图，其中硬遮罩结构包括一或多种材料。
图7a至图7d、图8a至图8d、图9a至图9d、图10a至图10d、图11a至图11d、图12a至图12c、图13a至图13c、图14a至图14c及图15a至图15c显示出集成芯片的一些其他实施例的剖面图，前述集成芯片包括布置在栅极电极之上的衬层。
图16至图37显示出形成集成芯片的方法的一些实施例的剖面图，前述集成芯片包括布置在间隔物结构及栅极电极之上的衬层，以从移除制程中保护间隔物结构。
图38显示出对应于图16至图37的方法的一些实施例的流程图。
其中，附图标记说明如下：
100a，100c，200，300，400a，400b，500a，500b，600a，600b，700a～700d，800a～800d，900a～900d，1000a～1000d，1100a～1100d，1200a～1200c，1300a～1300c，1400a～1400c，1500a～1500c，1600～3700：剖面图
100b：俯视图
106：基板
110：源极/漏极区域
112：介电结构
118：接触层
120：栅极电极
120a：第一栅极电极
120b：第二栅极电极
120s，124s：最外侧壁
118t，120t，122t，124t，132t，412t，2202t：最顶表面
122：衬层
122a：第一部分
122b：第二部分
124：接触导孔
124b，132b：底部
124m，132m：中间部分
124t，132t：顶部
126：间隔物结构
126a：第一顶表面
126b：第二顶表面
132：第一硬遮罩结构
134：第二硬遮罩结构
1802：牺牲层
1902：连续衬层
212：硅化物层
222：界面层
224：栅极介电层
2102：衬层硬遮罩材料
2202：衬层硬遮罩结构
2402：间距
2502：导孔硬遮罩材料
2702：第一遮罩结构
2704：第二遮罩结构
2902：第一导电材料
3302：第三遮罩结构
3304：第一开口
3306：第一中心线
3308：第二中心线
3602：导电材料
3800：方法
3802，3804，3806，3808，3810，3812，3814，3816，3818：步骤
412：第一介电层
414：蚀刻停止层
416：第二介电层
426：第一内侧壁
428：第一外侧壁
412p，702：部分
h1：第一高度
h2：第二高度
h3：第三高度
t1：第一厚度
t2：第二厚度
t3：第三厚度
t5：第五厚度
t6：第六厚度
w1：第一宽度
w2：第二宽度
w3：第三宽度
w4：第四宽度
w5：第五宽度
w6：第六宽度
w7：第七宽度
w8：第八宽度
具体实施方式
以下的公开内容提供许多不同的实施例或范例，以实施所提供的标的(subjectmatter)的不同部件(features)。以下叙述组件及布置方式的特定范例，以简化本公开。当然，这些特定的范例仅为示例，而非用以限定。举例而言，若是本公开叙述了将一第一部件形成于一第二部件之上(over)或上(on)，即表示其可能包括上述第一部件与上述第二部件是直接接触(indirectcontact)的实施例，且亦可能包括了将其他部件形成于上述第一部件与上述第二部件之间，而使上述第一部件与第二部件可能未直接接触的实施例。另外，本公开在不同范例中可能重复使用相同的元件符号及/或标记。这些重复是为了简化与清晰的目的，并非用以限定所讨论的不同实施例及/或配置之间有特定的关系。
再者，在本文中所用的空间相关用词，诸如“下方的(beneath)”、“之下(below)”、“较低的(lower)”、“上方的(above)”、“较高的(upper)”及类似的用词，是为了便于描述图式中一个元件(element)或部件与另一个(些)元件或部件之间的关系。除了在图式中绘示的方位外，这些空间相关用词意欲包括使用中或操作中的装置的不同方位。设备可能被转向不同方位(旋转90度或其他方位)，则在本文中使用的空间相关用词也可据此相同解释。
在一些实施例中，集成芯片包括具有在基板的源极/漏极区域之上的接触层的晶体管。可以在基板的源极/漏极区域旁边布置通道区域，且可以在通道区域之上布置栅极电极。接触导孔可以布置在栅极电极之上。在一些实施例中，间隔物结构使接触层与栅极电极及接触导孔电性隔离。
在一些实施例中，用于形成接触导孔的制程包括：(1)在栅极电极、间隔物结构及接触层之上形成硬遮罩结构；(2)在硬遮罩结构之上形成遮罩结构，其中，遮罩结构具有直接在栅极电极上层的(directlyoverlies)第一开口；(3)执行蚀刻制程，以移除直接在第一开口之下(directlybelow)的硬遮罩结构，以暴露栅极电极；以及(4)在栅极电极之上沉积导电材料，以形成接触导孔。
随着部件(例如，栅极电极、接触层、间隔物结构、接触导孔等)的尺寸的减小，遮罩结构及第一开口的尺寸及覆盖度(overlay)控制变得更加困难。在新兴的制程节点处，蚀刻制程的制程裕度(例如，制程弹性)很小。未能获得较高程度的尺寸及覆盖度控制可能会导致装置之间的耦合不当、装置失效、高漏电流、或上述的任意组合。举例而言，前述制程的挑战是防止在遮罩结构中的第一开口直接在间隔物结构上层。如果蚀刻制程暴露间隔物结构，则可以借由蚀刻制程移除间隔物结构的一部分。当移除间隔物结构的一部分时，介于接触层及接触导孔与栅极电极之间的隔离(isolation)很差，且介于接触导孔与接触层之间的干扰降低装置的可靠性。
本公开的各种实施例针对在间隔物结构之上插入衬层，以减少如果间隔物结构暴露于蚀刻制程中的移除。相对于间隔物结构的材料，衬层可以包括对于蚀刻制程的移除的抗性(resistant)更高的材料。因此，衬层防止蚀刻制程移除间隔物结构及/或减少间隔物结构暴露于蚀刻制程的时间。此外，在制程期间使用牺牲层，来防止衬层与栅极电极直接接触，以便增加介于接触导孔及栅极电极之间的接触面积以减小接触电阻。因此，衬层减少在蚀刻制程期间中的间隔物结构的损失，以借由间隔物结构保持介于栅极电极及接触导孔之间的可靠隔离，而不会增加介于接触导孔及栅极电极之间的接触电阻。
图1a显示包括在介于衬层及栅极电极之间的接触导孔的集成芯片的剖面图100a。
集成芯片包括基板106，且基板106包括源极/漏极区域110。源极/漏极区域110可以包括与基板106不同的掺杂类型。接触层118可以布置在源极/漏极区域110上方，且栅极电极120可以横向地布置(arrangedlaterallybeside)在接触层118旁边，且栅极电极120借由间隔物结构126从接触层118分隔开(separated)。接触层118及栅极电极120可以包括导电材料，而间隔物结构126可以包括绝缘材料，诸如，举例而言，低k介电类的二氧化硅(silicondioxide)或氮化硅(siliconnitride)。间隔物结构126围绕栅极电极120的最外侧壁(outermostsidewalls)120s，且使接触层118从栅极电极120电性隔离。在一些实施例中，栅极电极120及接触层118可以是晶体管的一部分，其中前述晶体管可以是金属氧化物半导体场效晶体管(metaloxidesemiconductorfieldeffecttransistor，mosfet)、鳍式场效晶体管(finfieldeffecttransistor，finfet)、全绕式栅极场效晶体管(gateallaroundfieldeffecttransistor，gaafet)或一些其他场效晶体管(fet)，或者前述晶体管可以包括金属氧化物半导体场效晶体管、鳍式场效晶体管、全绕式栅极场效晶体管或一些其他场效晶体管。
在一些实施例中，第一硬遮罩结构132布置在栅极电极120之上，且第二硬遮罩结构134布置在接触层118之上。第一硬遮罩结构132及/或第二硬遮罩结构134可以包括低k介电材料，诸如，举例而言，二氧化硅或氮化硅。在一些实施例中，介电结构112可以在第一硬遮罩结构132及第二硬遮罩结构134的上层(overlie)。
接触导孔124可以布置在栅极电极120之上，且与栅极电极120耦接。在一些实施例中，接触导孔124延伸穿过第一硬遮罩结构132，以直接接触栅极电极120。间隔物结构126还可以使接触层118从接触导孔124分隔开。在一些实施例中，栅极电极120可以具有第一宽度w1，前述第一宽度w1是栅极电极120的最大宽度，且接触导孔124可以具有变化的(varying)宽度。举例而言，在一些实施例中，接触导孔124的最顶表面(topmostsurface)124t具有第二宽度w2；接触导孔124的中间部分124m具有第三宽度w3；以及接触导孔124的底部124b具有第四宽度w4。在一些实施例中，第三宽度w3小于第四宽度w4且小于第二宽度w2。在一些实施例中，第四宽度w4大约等于第一宽度w1。此外，在一些实施例中，第一宽度w1也可以大约等于第二宽度w2。
在一些实施例中，接触导孔124确实以“落在中心(landcentered)”的方式在栅极电极120之上。举例而言，接触导孔124的最外侧壁124s可以直接在栅极电极120的上层，或者直接在栅极电极120的最外侧壁120的上层。换句话说，在一些实施例中，其中接触导孔124具有大约等于栅极电极120的第一宽度w1的第二宽度w2，“落在中心(landcentered)”可以意味着接触导孔124不直接在间隔物结构126的上层。因此，在接触导孔124的制造期间，间隔物结构126可以不由于移除第一硬遮罩结构132而暴露于蚀刻剂，以便在栅极电极120之上形成接触导孔124。在这样的实施例中，间隔物结构126可在间隔物结构126的整个(throughout)高度上具有实质上均匀的厚度。
在一些实施例中，衬层122可以布置在介于第一硬遮罩结构132及间隔物结构126之间。在一些实施例中，衬层122完全覆盖间隔物结构126的第一最顶表面126a及第二最顶表面126b，且覆盖间隔物结构126的内侧壁的一部分。衬层122包括不同于第一硬遮罩结构132及间隔物结构126的材料。在一些实施例中，衬层122包括具有比第一硬遮罩结构132及间隔物结构126更高的介电常数的材料。举例而言，在一些实施例中，衬层122包括金属氧化物，例如，氧化铪(hafniumoxide)、氧化锌(zincoxide)、氧化钽(tantalumoxide)、二氧化钛(titaniumdioxide)等。
因此，对于第一蚀刻剂的移除，衬层122包括具有相较于第一硬遮罩结构132更慢的蚀刻速率的材料。举例而言，在一些实施例中，在接触导孔124的形成期间中使用第一蚀刻剂，以移除第一硬遮罩结构132的一部分，来暴露栅极电极120。在这样的实施例中，对于第一蚀刻剂的移除，衬层122具有相较于第一硬遮罩结构132更慢的速率，以从可能的暴露及后续借由第一蚀刻剂的移除中保护间隔物结构126。因此，在一些实施例中，因为有衬层122，即使接触导孔124没有以“落在中心(landcentered)”的方式在栅极电极120上，也可以在制程期间保护间隔物结构126，以在介于接触导孔124与接触层118之间提供足够的隔离。
此外，在一些实施例中，衬层122不直接接触栅极电极120。在这样的实施例中，接触导孔124可以直接布置在介于衬层122及栅极电极120之间。因为衬层122不直接接触栅极电极120，所以可以最佳化介于接触导孔124与栅极电极120之间的接触面积，从而减小介于栅极电极120与接触导孔124之间的接触电阻。
图1b显示对应于图1a的剖面线bb’的一些实施例的俯视图100b。图1b的剖面线aa’可以对应于图1a的剖面图100a。
如俯视图100b所示，在一些实施例中，栅极电极120布置在第一硬遮罩结构132及衬层122的正下方(directlybelow)，且在第一方向上延伸。间隔物结构126及第二硬遮罩结构134也可以在第一方向上延伸，且可平行于栅极电极120。在一些实施例中，从俯视图100b来看，衬层122可以使间隔物结构126从第一硬遮罩结构132分隔开。在一些实施例中，接触导孔124直接在栅极电极120的一部分的上层，且借由衬层122从间隔物结构126间隔开。在一些实施例中，从俯视图100b观察，接触导孔124可以类似于多边形形状，诸如正方形或矩形。在其他实施例中，从俯视图100b看，接触导孔124可以类似于其他形状，诸如，举例而言圆形或椭圆形。
图1c显示对应于图1b的剖面线cc’的一些实施例的剖面图100c。图1c的剖面线bb’可以对应于图1b的俯视图100b。
如剖面图100c所示，衬层122使第一硬遮罩结构132的一部分与间隔物结构126分隔开。衬层122借由第一硬遮罩结构132与栅极电极120间隔开。在一些实施例中，衬层122的第一部分122a布置在第一硬遮罩结构132的第一侧，且衬层122的第二部分122b布置在第一硬遮罩结构132的第二侧。第一部分122a完全与第二部分122b间隔开。在一些实施例中，衬层122的第一部分122a及第二部分122b的底表面借由第一硬遮罩结构132从栅极电极120分隔开。在其他实施例中，举例而言，从图1a的剖面图100a，衬层122的第一部分122a及第二部分122b的底表面借由接触导孔(图1a中的接触导孔124)从栅极电极120分隔开。
在一些实施例中，衬层122具有最顶表面122t，前述最顶表面122t与第一硬遮罩结构132的最顶表面132t处于大约相同的高度。举例而言，第一硬遮罩结构132的最顶表面132t可以是在第一高度h1处，且前述第一高度h1是在垂直方向上从栅极电极120的最顶表面120t测量而得；以及第一硬遮罩结构132的最顶表面132t可以是在第二高度h2处，且前述第二高度h2是在垂直方向上从栅极电极120的最顶表面120t测量而得。前述垂直方向可以垂直于栅极电极120的最顶表面120t。在一些实施例中，第一高度h1等于第二高度h2。此外，第一硬遮罩结构132的最顶表面132t在间隔物结构126的第一最顶表面126a及第二最顶表面126b上方，且因此，在一些实施例中，衬层122具有最顶表面122t，前述最顶表面122t在间隔物结构126的第一最顶表面126a及第二最顶表面126b上方。
图2显示集成芯片的一些其他实施例的剖面图200，前述集成芯片包括在栅极电极之上的衬层。
在一些实施例中，硅化物层212布置在源极/漏极区域110之上。因此，在一些实施例中，接触层118直接接触硅化物层212。此外，在一些实施例中，栅极介电层224围绕栅极电极120的外侧壁及下表面。在一些实施例中，栅极介电层224可以包括高k介电质。此外，在一些实施例中，界面层222布置在介于栅极介电层224及基板106之间。在一些实施例中，界面层222可以包括举例而言，二氧化硅。
图3显示集成芯片的一些替代实施例的剖面图300，前述集成芯片包括布置在间隔物结构之上的衬层。
在一些实施例中，如在图3的剖面图300中，接触导孔124布置在接触层118之上且直接接触接触层118。此外，在一些实施例中，衬层122布置在接触层118之上，且在介于第一硬遮罩结构132及间隔物结构126之间。因此，如果第一硬遮罩结构132布置在接触层118之上，且移除第一硬遮罩结构132的一部分，以形成在接触层118上的接触导孔124，则衬层122可以保护围绕接触层118的间隔物结构126。
将理解的是，除了衬层122、接触导孔124及第一硬遮罩结构132可以布置在接触层118之上而不是在栅极电极120之上之外，在图3中的衬层122及间隔物结构126可表现出如图1a至图1c、图2、图4a及图4b、图5a及图5b、图6a及图6b、图7a至图7d、图8a至图8d、图9a至图9d、图10a至图10d、图11a至图11d、图12a至图12c、图13a至图13c、图14a至图14c及图15a至图15c所示的各种实施例相同或相似的特性(例如，材料、厚度等)。然而，在一些实施例中，衬层122在接触导孔124的形成期间保护间隔物结构126，使得间隔物结构126有效地将栅极电极120、接触层118及/或接触导孔124彼此隔离。
图4a显示集成芯片的一些替代实施例的剖面图400a，前述集成芯片包括布置在间隔物结构及栅极电极之上的衬层。
在一些实施例中，介电结构112包括第一介电层412、蚀刻停止层414及第二介电层416。在一些实施例中，蚀刻停止层414布置在第一硬遮罩结构132及第二硬遮罩结构134之上且直接接触第一硬遮罩结构132及第二硬遮罩结构134。在一些实施例中，蚀刻停止层414可以包括举例而言，氧化硅(siliconoxide)、铪硅(hafniumsilicon)、碳氧化硅(siliconoxygencarbide)、氧化铝(aluminumoxide)、锆硅(zirconiumsilicon)、氮氧化铝(aluminumoxygennitride)、氧化锆(zirconiumoxide)、氧化钽(tantalumoxide)、氧化镧(lanthanumoxide)、氧化钇(yttriumoxide)、氮碳化钽(tantalumcarbonnitride)、氮化硅(siliconnitride)、氮碳氧化硅(siliconoxygencarbonnitride)、硅(silicon)、氮化锆(zirconiumnitride)、氮碳化硅(siliconcarbonnitride)或其类似物。第一介电层412及/或第二介电层416各自可包括，举例而言，氮化物(nitride)(例如，氮化硅、氮氧化硅(siliconoxynitride))、碳化物(carbide)(例如，碳化硅(siliconcarbide))、氧化物(oxide)(例如，氧化硅)、硼硅酸盐玻璃(borosilicateglass，bsg)、磷硅酸盐玻璃(phosphoricsilicateglass，psg)、硼磷硅酸盐玻璃(borophosphosilicateglass，bpsg)、低介电常数(低k，lowdielectricconstant，low-k)氧化物(例如，经碳掺杂的氧化物(carbondopedoxide)、sicoh)或其类似物。
此外，在一些实施例中，衬层122的最顶表面122t可以在第一硬遮罩结构132的最顶表面132t下方。在一些实施例中，衬层122的最顶表面122t可以与间隔物结构126的第一最顶表面126a及第二最顶表面126b大约水平(even)(例如，不高于且不低于)。因此，在一些实施例中，衬层122的第二高度h2的可以小于第一硬遮罩结构132的第一高度h1。衬层122的第二高度h2可以小于第一高度h1，以减少最终装置的电容。然而，如图4b所示，相较于其中衬层122覆盖间隔物结构126的第一最顶表面126a及第二最顶表面126b的实施例，当未借由衬层122覆盖间隔物结构126的第一最顶表面126a及第二最顶表面126b时，间隔物结构126的第一最顶表面126a及第二最顶表面126b可能会受到损害(例如，表面粗糙度的增加、离子轰击引起的缺陷等)或由于更长的暴露于第一蚀刻剂造成的更多损耗。在一些实施例中，衬层122的第二高度h2与第一硬遮罩结构132的第一高度h1的比值可以介于一定范围之间，举例而言，大约10％及大约100％。
图4b显示图4a的结构的一些替代实施例的剖面图400b，其中接触导孔124没有以“落在中心”的方式在栅极电极120之上。
在一些实施例中，由于举例而言，较小的制程裕度，因此虽然栅极电极120的第一宽度w1可以为大约等于接触导孔124的第二宽度w2，在制造期间中的接触导孔124可能不以“落在中心”的方式在栅极电极120之上。因此，接触导孔124可以直接在间隔物结构126的上层。此外，在这种实施例中，衬层122可以不覆盖间隔物结构126的第一最顶表面126a及第二最顶表面126b，且因此，在制造接触导孔124期间中，可以移除间隔物结构126的一部分。因此，在一些实施例中，在间隔物结构126的整个高度上，间隔物结构126可在介于第一内侧壁426及第一外侧壁428之间具有变化的厚度。举例而言，在一些实施例中，间隔物结构126的第一最顶表面126a可以具有第一厚度t1，间隔物结构126可以具有第二厚度t2，在间隔物结构126的第一最顶表面126a下方的第一位置处，前述第二厚度t2大于第一厚度t1，且间隔物结构126可以具有大于第二厚度t2的第三厚度t3。在一些实施例中，第三厚度t3可以是间隔物结构126的最大厚度。在一些实施例中，第一厚度t1可以是间隔物结构126的最小厚度。第一厚度t1至第三厚度t3可以各自在实质上垂直于垂直方向的横向方向上，从第一内侧壁426至第一外侧壁428来测量。第三厚度t3可以在第二位置处测量而得，且前述第二位置在栅极电极120的最顶表面120t上方且在第一位置下方。因此，衬层122可以防止间隔物结构126的第三厚度t3(例如，最大厚度)在栅极电极120的最顶表面120t下方，从而允许间隔物结构126使接触导孔124及栅极电极120从接触层118隔离。如果间隔物结构126在栅极电极120的最顶表面120t下方的位置处具有减小的厚度，则间隔物结构126可能会太薄以至于不能提供足够的隔离。
图5a显示借由衬层从间隔物结构分离开的接触导孔的一些实施例的剖面图500a。
在一些实施例中，接触导孔124包括布置在间隔物结构126上方的顶部124t；直接布置在介于衬层122及间隔物结构126之间的中间部分124m；以及直接布置在栅极电极120之上且具有直接接触间隔物结构126的最外侧壁的底部124b。在这样的实施例中，相较于接触导孔124的顶部124t及底部124b，接触导孔124的中间部分124m可以具有最小的宽度。中间部分124m布置在介于顶部124t及底部124b之间。在一些实施例中，接触导孔124的顶部124t、中间部分124m及底部124b包括相同的材料。在一些实施例中，接触导孔124包括钨(tungsten)、钌(ruthenium)、钴(cobalt)、铜(copper)、钛(titanium)、氮化钛(titaniumnitride)、钽(tantalum)、氮化钽(tantalumnitride)、钼(molybdenum)、镍(nickel)或其组合。
图5b显示图5a的接触导孔的一些替代实施例的剖面图500b。
在一些实施例中，接触导孔124包括多层材料。举例而言，在一些实施例中，接触导孔124的底部124b包括第一材料；接触导孔124的中间部分124m包括第二材料；以及接触导孔124的顶部124t包括第三材料。在一些实施例中，第一材料、第二材料及/或第三材料可以为不同。举例而言，在一些实施例中，第一材料、第二材料及第三材料彼此不同，而在其他实施例中，第一材料及第二材料可以相同，且第三材料与第一材料及第二材料不同。接触导孔124的顶部124t、中间部分124m及底部124b中的每一个可以为不同，以在制造期间中适应相较于周围的部件(例如，间隔物结构126、第一硬遮罩结构132等)的不同的蚀刻选择比的要求。
在一些实施例中，接触导孔124的底部124b的第一材料可以包括，举例而言，钨、钌、钴、铜及/或一些其它导电材料。在一些实施例中，接触导孔124的中间部分124m的第二材料可以包括，举例而言，钨、钌、钴、铜及/或一些其它导电材料。在一些实施例中，接触导孔124的顶部124t的第三材料可以包括钨、钌、钴、铜、钛、氮化钛、钽、氮化钽、钼、镍及/或一些其它导电材料。
图6a显示布置在栅极电极之上的第一硬遮罩结构的一些实施例的剖面图600a。
在一些实施例中，第一硬遮罩结构132包括布置在间隔物结构126之上的顶部132t；直接布置在介于衬层122及间隔物结构126之间的中间部分132m；以及直接布置在栅极电极120之上且具有直接接触间隔物结构126的最外侧壁的底部132b。在这样的实施例中，相较于第一硬遮罩结构132的顶部132t及底部132b，第一硬遮罩结构132的中间部分132m可以具有最小的宽度。中间部分132m布置在介于顶部132t及底部132b。在一些实施例中，第一硬遮罩结构132的顶部132t、中间部分132m及底部132b包括相同的材料。在一些实施例中，第一硬遮罩结构132包括氧化硅、铪硅、碳氧化硅、氧化铝、氧化锆、氧化铪(hafniumoxide)、氧化钛、氧化铝锆(zirconiumaluminumoxide)、氧化锌(zincoxide)、氧化钽、氧化镧、氧化钇、氮碳化钽、氮化硅、氮碳氧化硅、硅、氮化锆或氮碳化硅。在一些实施例中，第一硬遮罩结构132包括低k介电材料，诸如，举例而言氮化硅、二氧化硅、氮氧化硅或其类似物。
图6b显示图6a的第一硬遮罩结构的一些替代实施例的剖面图600b。
在一些实施例中，第一硬遮罩结构132包括多层材料。举例而言，在一些实施例中，第一硬遮罩结构132的底部132b包括第四材料；第一硬遮罩结构132的中间部分132m包括第五材料；以及第一硬遮罩结构132的顶部132t包括第六材料。在一些实施例中，第四材料、第五材料及/或第六材料可以为不同。举例而言，在一些实施例中，第四材料、第五材料及第六材料彼此不同，而在其他实施例中，第四材料及第五材料可以为相同，且第六材料不同于第四材料及第五材料。第一硬遮罩结构132的顶部132t、中间部分132m及底部132b中的每一个可以为不同，以在制造期间中适应相较于周围的部件(例如，间隔物结构126、接触导孔124等)的不同的蚀刻选择比的要求。
在一些实施例中，第一硬遮罩结构132的底部132b的第一材料可以包括，举例而言，氧化硅、铪硅、碳氧化硅、氧化铝、锆硅、氮氧化铝、氧化锆、氧化铪、氧化钛、氧化铝锆(zirconiumaluminumoxide)、氧化锌、氧化钽、氧化镧、氧化钇、氮碳化钽、氮化硅、氮碳氧化硅、氮化硅锆(siliconzirconiumnitride)、氮碳化硅或其类似物。在一些实施例中，第一硬遮罩结构132的中间部分132m的第二材料可以包括，举例而言，氧化硅、铪硅、碳氧化硅、氧化铝、锆硅、氮氧化铝、氧化锆、氧化铪、氧化钛、氧化铝锆、氧化锌、氧化钽、氧化镧、氧化钇、氮碳化钽、氮化硅、氮碳氧化硅、氮化硅锆、氮碳化硅或其类似物。在一些实施例中，第一硬遮罩结构132的顶部132t的第三材料可以包括，举例而言，氧化硅、铪硅、碳氧化硅、氧化铝、氧化锆、氧化铪、氧化钛、氧化铝锆、氧化锌、氧化钽、氧化镧、氧化钇、氮碳化钽、氮化硅、氮碳氧化硅、硅、氮化锆、氮碳化硅或其类似物。
图7a至图7d显示集成芯片的各种实施例的剖面图700a～700d，集成芯片包括在栅极电极之上的衬层，且其中栅极电极的第一宽度及接触导孔的第二宽度实质上相等。
在图7a的剖面图700a中，尽管第二宽度w2实质上等于第一宽度w1，但是接触导孔124没有以“落在中心(landcentered)”的方式在栅极电极120之上。此外，第一硬遮罩结构132的第一高度h1是大约等于衬层122的第二高度h2，其中第一高度h1是从栅极电极120的最顶表面120t测量而得，且第二高度h2是从栅极电极120的最顶表面120t测量而得。因此，衬层122覆盖间隔物结构126的第一最顶表面126a及第二最顶表面126b。因此，尽管接触导孔124直接布置在间隔物结构126的第一最顶表面126a之上，但是在一些实施例中，衬层122防止间隔物结构126暴露于用于移除第一遮罩结构132的一部分以形成接触导孔124的第一蚀刻剂。在一些实施例中，虽然衬层122不接触栅极电极120，但是至少因为接触导孔124没有以“落在中心(landcentered)”的方式在栅极电极120之上，接触导孔124可以不完全覆盖栅极电极120的最顶表面120t。在一些实施例中，因为来自用于移除第一硬遮罩结构132的一部分的第一蚀刻剂造成的损坏，直接介于接触导孔124及间隔物结构126之间的衬层122的一部分702可具有经增加的表面粗糙度。尽管当衬层122暴露于第一蚀刻剂时，衬层122可以具有缓慢的移除速率，但是可能移除或损坏衬层122的一部分。然而，在一些实施例中，衬层122充分保护间隔物结构126免于第一蚀刻剂造成的移除。
如图7b的剖面图700b所示，在一些实施例中，接触导孔124可以实质上在栅极电极120的中心之上(centeredover)，且第一硬遮罩结构132的第一高度h1可以大于衬层122的第二高度h2。在这样的实施例中，衬层122仍然可以布置在间隔物结构126的第一最顶表面126a及第二最外表面126b之上，且可以完全覆盖在间隔物结构126的第一最顶表面126a及第二最外表面126b。在这样的实施例中，衬层122可以保护间隔物结构126免受在形成接触导孔124期间中，用于移除第一硬遮罩结构132的一部分的第一蚀刻剂的暴露及移除。
如图7c的剖面图700c所示，在一些实施例中，接触导孔124可以实质上在栅极电极120中心之上，且第一硬遮罩结构132的第一高度h1可以大于衬层122的第二高度h2。在这样的实施例中，衬层122可以不布置在间隔物结构126的第一最顶表面126a及第二最外表面126b之上。然而，因为接触导孔124实质上在栅极电极中心之上，且第一宽度w1大约等于第二宽度w2，所以可以保护间隔物结构126不受第一蚀刻剂的影响。因此，间隔物结构126可在间隔物结构126的整个高度上具有实质上均匀的厚度。
如图7d的剖面图700d所示，在一些实施例中，接触导孔124实质上不在栅极电极120中心之上，且第一硬遮罩结构132的第一高度h1大于衬层122的第二高度h2。此外，衬层122可以不布置在间隔物结构126的第一最顶表面126a及第二最外表面126b之上。因此，衬层122可能不会完全地保护间隔物结构126。在这样的实施例中，在接触导孔124的形成期间中，可以移除间隔物结构126及衬层122的一部分。间隔物结构126及/或衬层122可具有在其整个高度上变化的厚度。举例而言，间隔物结构126的第一最顶表面126a可具有第一厚度t1；在低于间隔物结构126的第一最顶表面126a的第一位置处，间隔物结构126可以具有大于第一厚度t1的第二厚度t2；以及间隔物结构126可以具有大于第二厚度t2的第三厚度t3。
图8a至图8d显示集成芯片的各种实施例的剖面图800a～800d，前述集成芯片包括在栅极电极之上的衬层，且其中栅极电极的第一宽度及接触导孔的第二宽度实质上相等，且其中从间隔物结构移除衬层的一部分。
参照图8a至图8d，在移除第一硬遮罩结构132之后，且在沉积接触导孔124之前，可以从栅极电极120移除衬层122的剩余的经暴露部分(remainingexposedportions)。移除衬层122的经暴露部分的优点包括：因为接触导孔124的材料不需要直接在介于衬层122及栅极电极120之间流动，所以更容易沉积接触导孔124的材料、及/或减少在最终装置中的电容。然而，移除衬层122的经暴露部分可能会增加制造时间及/或损坏间隔物结构126。因此，除了在图8a、图8b、图8c及图8d中已经移除衬层122的一部分，图8a、图8b、图8c及图8d可分别包括与图7a、图7b、图7c及图7d类似的部件。
此外，如在图8c的剖面图800c所示，在一些实施例中，第一硬遮罩结构132的第一高度h1的大于衬层(图8b的衬层122)的第二高度h2。在这样的实施例中，衬层(图8b的衬层122)可以布置在间隔物结构126的第一最顶表面126a及第二最顶表面126b之下，且因此，衬层(图8b的衬层122)不覆盖间隔物结构126的第一最顶表面126a及第二最顶表面126b。在这样的实施例中，从剖面图800c来看，衬层(图8b的衬层122)可能为不可见的。然而，将理解的是，从其他剖面图的角度来看，衬层(图8b的衬层122)将是可见的。
如图8d的剖面图800d所示，因为接触导孔124实质上不在栅极电极120中心之上，所以借由第一硬遮罩结构132围绕的衬层122可以是可见的。
图9a至图9d显示集成芯片的各种实施例的剖面图900a～900d，前述集成芯片包括在接触层之上的衬层，且其中栅极电极比上层的接触导孔更宽。
在图9a至图9d中，接触导孔124实质上在栅极电极120中心之上(例如，接触导孔124不直接在间隔物结构126上层)，且栅极电极120的第一宽度w1大于接触导孔124的第二宽度w2。在一些实施例中，如果接触导孔124没有直接在间隔物结构126上层，则间隔物结构126可以具有在间隔物结构126的整个高度上实质上均匀的厚度。举例而言，在一些实施例中，如在图9a的剖面图900a中所示，间隔物结构126的第一最外表面126a可以具有第一厚度t1，前述第一厚度t1实质上等于间隔物结构126的第二厚度t2及第三厚度t3，其中，第三厚度t3是间隔物结构126最大厚度。
如在图9a中的剖面图900a所示，在一些实施例中，第一硬遮罩结构132的第一高度h1大约等于衬层122的第二高度h2。在这样的实施例中，衬层122可以完全地覆盖间隔物结构126的第一最顶表面126a及第二最外表面126b。
如在图9b中的剖面图900b所示，在一些实施例中，第一硬遮罩结构132的第一高度h1大于衬层122的第二高度h2。在这样的实施例中，衬层122仍然可以布置在间隔物结构126的第一最顶表面126a及第二最外表面126b之上，且可以完全覆盖间隔物结构126的第一最顶表面126a及第二最外表面126b。
如在图9c中的剖面图900c所示，在一些实施例中，第一硬遮罩结构132的第一高度h1大于衬层122的第二高度h2。在这样的实施例中，衬层122可具有最顶表面122t，前述最顶表面122t与间隔物结构126的第一最顶表面126a及第二最顶表面126b处于大约相同的高度。举例而言，衬层122的最顶表面122t可以位于在垂直方向上从栅极电极120的最顶表面120t测量而得第二高度h2处，且间隔物结构126的第一最顶表面126a及第二最顶表面126b也可以位于从栅极电极120的最顶表面120t测量而得第二高度h2处。因为接触导孔124没有在间隔物结构126上层，所以在一些实施例中，间隔物结构126在间隔物结构126的整个高度上具有实质上均匀的厚度。
如在图9d中的剖面图900d所示，在一些实施例中，第一硬遮罩结构132的第一高度h1大于衬层122的第二高度h2。在这样的实施例中，衬层122的最顶表面122t可以布置在间隔物结构126的第一最顶表面126a及第二最外表面126b之下。
图10a至图10d显示集成芯片的一些其他各种实施例的剖面图1000a～1000d，前述集成芯片包括在栅极电极之上的衬层，其中栅极电极比上层的接触导孔更宽。
在图10a至图10d中，栅极电极120的第一宽度w1大于接触导孔124的第二宽度w2。在一些实施例中，在制造期间，接触导孔124可以不以“落在中心”的方式在栅极电极120之上。举例而言，接触导孔124的最外侧壁124s可以直接在间隔物结构126上层。在接触导孔124不以“落在中心”的方式在栅极电极120之上的一些实施例中，衬层122的一部分可以直接布置在介于接触导孔124及栅极电极120之间。衬层122可以减少或防止在形成接触层118的期间中移除间隔物结构126。
如在剖面图1000a及1000b所示，在一些实施例中，因为衬层122覆盖间隔物结构126的第一最顶表面126a及第二最顶表面126b，可以防止在形成接触导孔124的期间中的间隔物结构126的损耗。在这样的实施例中，间隔物结构126可以在间隔物结构126的整个高度上具有实质上均匀的厚度。
如在剖面图1000c及1000d中所示，在一些实施例中，因为衬层122不覆盖间隔物结构126的第一最顶表面126a及第二最顶表面126b，可以减少但没有防止在形成接触导孔124的期间中的间隔物结构126的损耗。在这样的实施例中，间隔物结构126可以在间隔物结构126的整个高度上具有变化的厚度。
图11a至图11d显示集成芯片的一些其他各种实施例的剖面图1100a～1100d，前述集成芯片包括在栅极电极之上的衬层，其中栅极电极比上层的接触导孔更宽，且其中从间隔物结构移除衬层的一部分。
在图11a至图11d中，在移除第一硬遮罩结构132之后，且在沉积接触导孔124之前，可以从栅极电极120移除衬层122的剩余的经暴露部分。移除衬层122的经暴露部分的优点包括：因为接触导孔124的材料不需要直接在介于衬层122及栅极电极120之间流动，所以更容易沉积接触导孔124的材料。其他的优点包括：减少最终装置中的电容。然而，移除衬层122的经暴露部分可能会增加制造时间及/或损坏间隔物结构126。在一些实施例中，除了在图11a、图11b、图11c及图11d中已经移除直接布置于介于接触导孔124及栅极电极120之间的衬层的一部分，图11a、图11b、图11c及图11d可分别包括与图10a、图10b、图10c及图10d类似的部件。
图12a至图12c显示集成芯片的各种实施例的剖面图1200a～1200c，前述集成芯片包括在栅极电极之上的衬层，且其中栅极电极比上层的接触导孔更窄。
如分别在图12a及图12b的剖面图1200a及1200b中所示，尽管接触导孔124实质上在栅极电极120中心之上，但是接触导孔124仍然直接在间隔物结构126的上层。在一些实施例中，衬层122完全覆盖间隔物结构126的第一最顶表面126a及第二最顶表面126b。因此，衬层122可以防止间隔物结构126暴露于第一蚀刻剂，前述第一蚀刻剂用于在形成接触导孔124期间中移除第一硬遮罩结构132。在这样的实施例中，可以防止间隔物结构126的损耗，且因此间隔物结构126在间隔物结构126的整个高度上具有实质上均匀的厚度。
如图12c的剖面图1200c所示，尽管接触导孔124实质上在栅极电极120中心之上，但是接触导孔124仍然直接在间隔物结构126上层。在一些实施例中，衬层122不完全覆盖间隔物结构126的第一最顶表面126a及第二最顶表面126b。因此，间隔物结构126可以暴露于在形成接触导孔124的期间中用于移除第一硬遮罩结构132的第一蚀刻剂。在这样的实施例中，借由衬层126，可以减少但不能防止间隔物结构126的损耗，且间隔物结构126可以在间隔物结构126的整个高度上具有变化的厚度。
图13a至图13c显示集成芯片的一些其他各种实施例的剖面图1300a～1300c，前述集成芯片包括在栅极电极之上的衬层，其中栅极电极比上层的接触导孔更窄，且其中从间隔物结构移除衬层的一部分。
在图13a至图13c中，在移除第一硬遮罩结构132之后，且在沉积接触导孔124之前，可以从栅极电极120移除衬层122的剩余的经暴露部分。移除衬层122的经暴露部分的优点包括：因为接触导孔124的材料不需要直接在介于衬层122及栅极电极120之间流动，所以更容易沉积接触导孔124的材料。其他优点包括减少最终装置的电容。然而，移除衬层122的经暴露部分可能会增加制造时间及/或损坏间隔物结构126。因此，在一些实施例中，除了在图13a、图13b及图13c中已经移除直接布置在介于接触导孔124及栅极电极120之间的衬层122的一部分，图13a、图13b及图13c可分别包括与图12a、图12b及图12c类似的部件。
图14a至图14c显示集成芯片的各个实施例的剖面图1400a～1400c，前述集成芯片包括在第一栅极电极及第二栅极电极之上的接触导孔及衬层。
在一些实施例中，如图14a至图14c所示，接触导孔124在第一栅极电极120a及第二栅极电极120b之上连续地延伸。在这样的实施例中，接触导孔124的最外侧壁124s可以直接在间隔物结构126上层。因此，在一些实施例中，除了在图14a至图14c中接触导孔124从第一栅极电极120a连续地延伸并超过(over)接触层118且至第二栅极电极120b，图14a至图14c可以各别包括与图12a至图12c相同或相似的部件。在一些实施例中，第二硬遮罩结构134将接触层118与接触导孔124分隔开。
图15a至图15c显示集成芯片的各种实施例的剖面图1500a～1500c，前述集成芯片包括在第一栅极电极及第二栅极电极之上的接触导孔及衬层。
类似于图14a至图14c，如图15a至图15c所示，在一些实施例中，接触导孔124在第一栅极电极120a及第二栅极电极120b之上连续地延伸。在这样的实施例中，接触导孔124的最外侧壁124s可以直接在间隔物结构126上层。进一步地，在图15a至图15c中，在移除第一硬遮罩结构132之后，且在沉积接触导孔124之前，可以从第一栅极电极120a及第二栅极电极120b移除衬层122的剩余的经暴露部分。因此，在沉积/形成接触导孔124之后，衬层122不布置在介于接触导孔124及第一栅极电极120a或第二栅极电极120b之间。因此，在一些实施例中，除了在图15a至图15c中接触导孔124从第一栅极电极120a连续地延伸并超过接触层118且至第二栅极电极120b，图15a至图15c可以各别包括与图14a至图14c相同或相似的部件。在一些实施例中，第二硬遮罩结构134将接触层118与接触导孔124分隔开。
图16至图37显示在围绕栅极电极的间隔物结构之上形成衬层，以减少移除制程期间中间隔物结构的损耗的方法的一些实施例的各种视图1600～3700。虽然，相对于方法描述图16至图37，但是应当理解的是，图16至图37所公开的结构不限制于此种方法，取而代之的是可以作为独立于方法而单独存在的结构。
如图16的剖面图1600所示，可以提供包括源极/漏极区域110的基板106。基板106可以包括半导体材料，诸如，举例而言硅或锗(germanium)。在一些实施例中，借由移除基板106的一部分并使源极/漏极区域110外延生长于基板106上，来形成源极/漏极区域110。在其他实施例中，可以借由选择性地掺杂基板106来形成源极/漏极区域110。相较于基板106，源极/漏极区域110具有不同的掺杂类型。此外，可以在第一介电层412内的基板106之上形成栅极电极120。栅极电极120可以具有借由栅极介电层224围绕的底表面及侧壁表面。在一些实施例中，栅极介电层224可以包括高介电常数(高k)介电材料，诸如，举例而言，氧化铪、氧化锆或其类似物。此外，在一些实施例中，可以将界面层222直接布置在介于基板106及栅极电极120之间。在一些实施例中，界面层222可以包括举例而言二氧化硅。栅极电极120可以包括导电材料，诸如，举例而言，多晶硅(polysilicon)、铝(aluminum)、钌(ruthenium)、钯(palladium)、或一些其它导电金属。
可以借由间隔物结构126围绕栅极电极120。在一些实施例中，间隔物结构126将栅极介电层224与第一介电层412分隔开。在一些实施例中，第一介电层412的一部分412p可以直接在源极/漏极区域110上层。在一些实施例中，第一介电层412包括举例而言，氮化物(例如，氮化硅、氮氧化硅)、碳化物(例如，碳化硅)、氧化物(例如，氧化硅)、硼硅酸盐玻璃(bsg)、磷硅酸盐玻璃(psg)、硼磷硅酸盐玻璃(bpsg)、低k氧化物(例如，经碳掺杂的氧化物、sicoh)或其类似物。此外，在一些实施例中，间隔物结构126包括举例而言，低k介电材料，诸如：碳氧化硅、锆硅、氮碳化钽(tantalumcarbonnitride)、氮化硅，氮碳氧化硅、硅、氮化锆、或氮碳化硅。间隔物结构126可以具有第三厚度t3，且前述第三厚度t3是在横向方向上从第一内侧壁426到第一外侧壁428测量而得。在一些实施例中，第三厚度t3在举例而言，介于大约1nm至大约40nm之间的范围内。
在一些实施例中，栅极电极120及栅极介电层224可具有第一宽度w1，前述第一宽度w1是在横向方向上介于栅极介电层224的最外侧壁之间测量而得。在其他实施例中，可以在横向方向上在介于栅极电极120的最外侧壁之间测量而得第一宽度w1。在一些实施例中，第一宽度w1在举例而言，介于大约1nm至大约30nm之间的范围内。
如图17的剖面图1700所示，在一些实施例中，可以执行栅极电极回蚀制程，以减少栅极电极120的高度，使得栅极电极120的最顶表面120t布置在第一介电层412的最顶表面412t之下。在一些实施例中，举例而言，可以借由光微影及移除(例如，蚀刻)制程来执行栅极电极回蚀制程。在一些实施例中，栅极电极回蚀制程还可以减少栅极介电层224的高度，而在其他实施例中，在栅极电极回蚀之后，栅极介电层224可以具有与间隔物结构126处于相同水平(level)的高度。
在一些实施例中，间隔物结构126亦可以在高度上减少，使得间隔物结构126的第一最顶表面126a及第二最顶表面126b布置在第一介电层412的最顶表面412t之下。在一些实施例中，使用与栅极电极回蚀相同的制程，来减少间隔物结构126的高度。在其他实施例中，与栅极电极回蚀独立的(spearate)间隔物回蚀制程用于减少间隔物结构126的高度。第一最顶表面126a及第二最顶表面126b布置在介于栅极电极120的最顶表面120t及第一介电层412的最顶表面412t之间。此外，在一些实施例中，借由间隔物回蚀制程移除栅极介电层224；在其他实施例中，借由栅极回蚀制程移除栅极介电层224；或者借由独立的栅极介电层回蚀制程移除栅极介电层224。
如图18的剖面图1800所示，在一些实施例中，牺牲层1802形成在栅极电极120之上，且在间隔物结构126的第一最顶表面126a及第二最顶表面126b之下。牺牲层1802可以接触间隔物结构126的第一内侧壁426，但不连续地覆盖在栅极电极120上方的间隔物结构126的第一内侧壁426的一部分。在一些实施例中，牺牲层1802也可以布置在栅极介电层224之上。
在一些实施例中，牺牲层1802包括举例而言，有机材料、聚合物材料及/或双亲性(amphiphilic)化合物。在一些实施例中，牺牲层1802选择性地沉积在栅极电极120之上，而在其他实施例中，牺牲层1802可以沉积在栅极电极120、间隔物结构126及第一介电层412之上。然后，将布置在间隔物结构126及第一介电层412之上的牺牲层1802的一部分移除。在一些实施例中，可以借由沉积制程的方法(例如，化学气相沉积(chemicalvapordeposition，cvd)、物理气相沉积(physicalvapordeposition，pvd)、原子层沉积(atomiclayerdeposition，ald)等)来沉积牺牲层1802。此外，在一些实施例中，牺牲层1802可以具有在垂直方向上测量而得的第五厚度t5。第五厚度t5可以举例而言在介于大约1nm到大约50nm之间的范围内。此外，牺牲层1802可以具有在横向方向上测量的第五宽度w5。在一些实施例中，第五宽度w5在举例而言在介于大约5nm至大约30nm之间的范围内。
如图19的剖面图1900所示，可以在第一介电层412、间隔物结构126及栅极电极120之上形成连续衬层1902。在一些实施例中，连续衬层1902可以包括高k介电材料，诸如，举例而言氧化铝、氧化锆、氧化铪、氧化钛、氧化铝锆、氧化锌、氧化钽、氧化镧或氧化钇。连续衬层1902包括与间隔物结构126不同的材料，且可以包括具有相较于间隔物结构126更高的介电常数的材料。此外，在一些实施例中，连续衬层1902可以具有第六厚度t6，前述第六厚度t6举例而言在介于大约1nm及大约10nm之间的范围内。在一些实施例中，选择性地沉积连续衬层1902，使得连续衬层1902不完全覆盖牺牲层1802。因为牺牲层1802，连续衬层1902与栅极电极120及/或栅极介电层224间隔开。在一些实施例中，可以借由诸如举例而言，原子层沉积(ald)之沉积制程的方法来形成连续衬层1902。在其他实施例中，连续衬层1902可以借由其他沉积制程的方法来形成，诸如，举例而言，化学气相沉积(cvd)或物理气相沉积(pvd)。在一些实施例中，由于牺牲层1802的材料(例如，有机材料、聚合物材料、双亲性化合物等)阻止连续衬层1902沉积在牺牲层1802之上，所以选择性地沉积连续衬层1902在第一介电层412及间隔物结构126上。
如图20的剖面图2000所示，执行第一移除制程以移除牺牲层(图19的牺牲层1802)。在一些实施例中，第一移除制程完全移除牺牲层(图19的牺牲层1802)。此外，在移除制程之后，间隔物结构126及连续衬层1902可以保持实质上不变。第一移除制程可以利用非等向性蚀刻(例如，非等向性等离子体干式蚀刻)。在其他实施例中，第一移除制程可以是或包括化学湿式蚀刻、灰化及/或高温洗净溶液(例如，过氧化硫酸混合物(sulfuricacidperoxidemixture，spm))。因为牺牲层(图19的牺牲层1802)包括与连续衬层1902及间隔物结构126不同的材料，所以第一移除制程可以实质上可选择性地移除牺牲层(图19的牺牲层1802)。
在一些实施例中，方法从图20前进到图25，从而跳过图21至图24所示的步骤。在其他实施例中，方法从图20前进到图21。
如图21的剖面图2100所示，在一些实施例中，衬层硬遮罩材料2102形成在连续衬层1902之上。在一些实施例中，衬层硬遮罩材料2102可以完全覆盖连续衬层1902。在一些实施例中，可以借由沉积制程(例如，cvd、pvd、等离子体辅助化学气相沉积(plasmaenhancedchemicalvapordeposition，pe-cvd)、ald或其类似制程)的方式来沉积衬层硬遮罩材料2102。
如图22的剖面图2200所示，可以执行衬层硬遮罩回蚀，以移除衬层硬遮罩材料(图21的衬层硬遮罩材料2102)的一部分，以在栅极电极120之上形成衬层硬遮罩结构2202。可以执行衬层硬遮罩回蚀，使得衬层硬遮罩结构2202具有最顶表面2202t，前述最顶表面2202t在垂直方向上从栅极电极120的最顶表面120t的测量而得的第三高度
如图23的剖面图2300所示，可执行衬层回蚀，以移除在衬层硬遮罩结构2202的最顶表面2202t上方的连续衬层(图22的连续衬层1902)的一部份，以形成布置在介于衬层硬遮罩结构2202及栅极电极120之间的衬层122。在衬层回蚀之后，衬层122可以具有最顶表面122t，前述最顶表面122t亦在垂直方向上从栅极电极120的最顶表面120t测量而得的第三高度h3。在一些实施例中，可以使用选择性地移除连续衬层1902(图22的连续衬层1902)，且同时可以使第一介电层412及/或衬层硬遮罩结构2202实质上保持不变的移除(例如，蚀刻)制程，来执行衬层回蚀。
在一些实施例中，第三高度h3在间隔物结构126的第一最顶表面126a及第二最顶表面126b之下。在这样的实施例中，当衬层回蚀从间隔物结构126的第一最顶表面126a及第二最顶表面126b移除连续趁层(图22的连续衬层1902)，可能从衬层回蚀使间隔物结构126受到损坏(例如，借由离子轰击造成的间隔物损耗或缺陷)。
如图24的剖面图2400所示，可以移除衬层硬遮罩结构(图23的衬层硬遮罩结构2202)。在一些实施例中，借由湿式蚀刻剂移除衬层硬遮罩结构(图23的衬层硬遮罩结构2202)。在移除衬层硬遮罩结构(图23的衬层硬遮罩结构2202)之后，可以在介于衬层122之间布置一间距(space)2402，使得衬层122不直接接触栅极电极120。
在一些实施例中，衬层硬遮罩结构(图23的衬层硬遮罩结构2202)可以用于控制衬层122的设计。举例而言，在一些实施例中，如图24所示，衬层122可以具有在间隔物结构126的第一最顶表面126a及第二最顶表面126b上方的最顶表面122t。衬层122的最顶表面122t可以在从栅极电极120的最顶表面120t测量而得的第二高度h2处。在一些实施例中，衬层122的第二高度h2等于衬层硬遮罩结构(图24的衬层硬遮罩结构2202)的第三高度h3。在这样的实施例中，衬层122完全覆盖间隔物结构126的第一最顶表面126a及第二最顶表面126b。在其它实施例中，衬层122(以及图23的衬层硬遮罩结构2202)可以具有最顶表面122t，前述最顶表面122t大约与间隔物结构126的第一最顶表面126a及第二最顶表面126b水平，或者在间隔物结构126的第一最顶表面126a及第二最顶表面126b下方。在这样的实施例中，衬层122可以不覆盖间隔物结构126的第一最顶表面126a及第二最顶表面126b。虽然降低衬层122的高度可以减少整个装置的电容，然而当衬层122不覆盖间隔物结构126的第一最顶表面126a及第二最顶表面126b，衬层122对于间隔物结构126的保护较少。
在又一其他实施例中，可以跳过图21至图24中的步骤，且如图20的剖面图2000所示，衬层122的最顶表面122t仍布置在第一介电层412之上。在这样的实施例中，可以减少制造时间，但是由于过量的衬层122而导致在最终装置中的电容可能处于增加的风险中。
如在图25的剖面图2500所示，在一些实施例中，导孔硬遮罩材料2502布置在衬层122及第一介电层412之上。在一些实施例中，导孔硬遮罩材料2502包括与衬层122不同的材料。在一些实施例中，导孔硬遮罩材料2502包括，举例而言，低k介电材料，诸如氧化硅、碳氧化硅、氮碳化钽、氮化硅，氮碳氧化硅、硅、氮化锆或氮碳化硅。在其它实施例中，导孔硬遮罩材料2502包括多层材料。可以借由沉积制程(例如，cvd、pvd、pe-cvd、ald或其类似制程)的方式来沉积硬遮罩材料2502。
如图26的剖面图2600所示，在一些实施例中，执行平坦化制程(例如，化学机械平坦化(chemicalmechanicalplanarization，cmp))，以移除布置在第一介电层412之上的导孔硬遮罩材料(图25的导孔硬遮罩材料2502)的一部分，以形成第一硬遮罩结构132。在平坦化制程之后，在一些实施例中，第一介电层412及第一硬遮罩结构132可以具有实质上共平面的(co-planar)顶表面。此外，在跳过图22至图25中的步骤的其他实施例中，平坦化制程还可以移除布置在第一介电层412之上的连续衬层(图22的连续衬层1902)的一部分。在这样的实施例中，在平坦化制程之后，衬层122的最顶表面122t也可以与第一硬遮罩结构132的顶表面实质上共平面。
在一些实施例中，第一硬遮罩结构132具有最顶表面132t，前述最顶表面132t在垂直方向上从栅极电极120的最顶表面120t测量而得的第一高度h1处。在一些实施例中，介于衬层122的第二高度h2与第一硬遮罩结构132的第一高度h1之间的比值可以在，举例而言，介于大约10％至大约100％的范围中。在一些实施例中，第一高度h1在大约10nm至大约50nm之间的范围内。
在一些实施例中，第一硬遮罩结构132包括底部132b、中间部分132m及顶部132t，前述底部132b、中间部分132m及顶部132t可以包括彼此不同或相同的材料。在一些实施例中，第一硬遮罩结构132的底部132b具有第六宽度w6，前述第六宽度w6在举例而言，介于大约5nm及大约30nm之间的范围内。在一些实施例中，第一硬遮罩结构132的中间部分132m具有第七宽度的w7，前述第七宽度的w7在举例而言，介于大约5nm及大约30nm之间的范围内。在一些实施例中，第一硬遮罩结构132的顶部132t具有第八宽度w8，前述第八宽度w8在举例而言，介于大约5nm及大约30nm之间的范围内。在一些实施例中，第六宽度w6大于第七宽度w7，且第八宽度w8大于第七宽度w7。
如图27的剖面图2700所示，在一些实施例中，第一遮罩结构2702及第二遮罩结构2704可以形成在第一介电层412之上，使得借由在第一遮罩结构2702及第二遮罩结构2704中的开口，暴露在源极/漏极区域110的上层的第一介电层412的一部分412p。在其他实施例中，仅第一遮罩结构2702布置在第一介电层412之上。可以借由光微影及移除(例如，蚀刻)制程形成第一遮罩结构2702及第二遮罩结构2704。在一些实施例中，第一遮罩结构2702及第二遮罩结构2704是硬遮罩。
如图28的剖面图2800所示，可以移除第一介电层412的一部分(图27的部分412p)，以暴露源极/漏极区域110。在一些实施例中，可以借由蚀刻(例如，湿式蚀刻、干式蚀刻)制程移除第一介电层412的一部分(图27的部分412p)，且在移除第一介电层412的一部分(图27的部分412p)的期间中，可以使间隔物结构126及/或第一硬遮罩结构132实质上保持不变。在一些实施例中，在移除第一介电层412的一部分(图27的部分412p)的期间中，也可以移除第二遮罩结构(图27的第二遮罩结构2704)。在一些实施例中，保留第一遮罩结构2702，而在其他实施例中，在移除第一介电层412的一部分(图27的部分412p)的期间中，也移除第一遮罩结构2702。
如图29的剖面图2900所示，第一导电材料2902沉积在基板106之上并接触源极/漏极区域110。在一些实施例中(未显示)，在沉积第一导电材料2902之前，在源极/漏极区域110上形成硅化物层(图2的硅化物层212)。在一些实施例中，可以借由沉积制程(例如，物理气相沉积(pvd)、化学气相沉积(cvd)、pe-cvd、原子层沉积(ald)、溅射(sputtering)或其类似制程)之方式来沉积第一导电材料2902。在一些实施例中，第一导电材料2902可以包括，举例而言，钨、钌、钴、铜、钛、氮化钛、钽、氮化钽、钼、镍或其组合。
如图30的剖面图3000所示，可以移除覆盖第一介电层412的第一导电材料(图29的第一导电材料2902)的上部，以形成布置在源极/漏极区域110之上的接触层118。接触层118可以具有最顶表面118t，前述最顶表面118t布置在第一硬遮罩结构132的最顶表面132t下方。在一些实施例中，可以借由平坦化制程(例如，cmp)及/或蚀刻制程来移除第一导电材料(图29的第一导电材料2902)的上部。在一些实施例中，也可以借由平坦化制程及/或蚀刻制程来移除第一遮罩结构(图29的第一遮罩结构2702)。
如图31的剖面图3100所示，第二硬遮罩结构134形成在接触层118之上。可以借由沉积制程(例如，物理气相沉积(pvd)、化学气相沉积(cvd)、pe-cvd、原子层沉积(ald)、溅射、或其类似制程)及随后的移除制程(例如，cmp、蚀刻或其类似制程)的方式形成第二硬遮罩结构134。在一些实施例中，第二硬遮罩结构134包括举例而言，低k介电材料，诸如氧化硅、碳氧化硅、氮碳化钽、氮化硅、氮碳氧化硅、硅、氮化锆或氮碳化硅。在其他实施例中，第二硬遮罩结构134包括多层材料。因此，在一些实施例中，第二硬遮罩结构134可以包括与第一硬遮罩结构132相同的材料。在其他实施例中，第二硬遮罩结构134包括与第一硬遮罩结构132不同的材料。在一些实施例中，衬层122将第一硬遮罩结构132与第二硬遮罩结构134分隔开。
如图32的剖面图3200所示，在一些实施例中，蚀刻停止层414沉积在第一介电层412、第一硬遮罩结构132以及第二硬遮罩结构134之上，且第二介电层416沉积在蚀刻停止层414之上。在一些实施例中，蚀刻停止层414可以包括，举例而言，氧化硅、铪硅、碳氧化硅、氧化铝、锆硅、氮氧化铝、氧化锆、氧化钽、氧化镧、氧化钇、氮碳化钽、氮化硅、氮碳氧化硅、硅、氮化锆、碳氮化硅或其类似物。在一些实施例中，蚀刻停止层414可以具有在垂直方向上测量的厚度，且前述厚度在介于大约1nm至大约30nm之间的范围内。此外，在一些实施例中，第二介电层416可以包括举例而言，氮化物(例如，氮化硅、氮氧化硅)、碳化物(例如，碳化硅)、氧化物(例如，氧化硅)、硼硅酸盐玻璃(bsg)、磷硅酸盐玻璃(psg)、硼磷硅酸盐玻璃(bpsg)、低k氧化物(例如，经碳掺杂的氧化物、sicoh)或其类似物。蚀刻停止层414及第二介电层416各自可以借由沉积制程(例如，cvd、pvd、pe-cvd、ald等)的方式来沉积。
如图33的剖面图3300所示，第三遮罩结构3302可以形成于第二介电层416之上。第三遮罩结构3302可包括布置在栅极电极120之上的第一开口3304。第三遮罩结构3302可以借由光微影及移除(例如，蚀刻)制程的方式来形成。在一些实施例中，第一开口3304可具有在横向方向上测量的第二宽度w2。在一些实施例中，栅极电极120的第一宽度w1可以等于第一开口3304的第二宽度w2。然而，在一些实施例中，第一开口3304可以不以“落在中心(landcentered)”的方式在栅极电极120之上，且因此，第一开口3304可以直接在间隔物结构126上层。举例而言，在一些实施例中，在形成第三遮罩结构3302期间中，第一中心线3306可以不与第二中心线3308共线(collinear)，其中第一中心线3306布置在第一开口3304的中心并在垂直方向上延伸，且第二中心线3308布置在栅极电极120的中心并在垂直方向上延伸。在其他实施例中，第三遮罩结构3302及第一开口3304可以“落在中心(landcentered)”的方式在栅极电极120之上，且因此，第一中心线3306及第二中心线3308将共线。在其他实施例中，第二宽度w2可以大于第一宽度w1，且因此，即使第一中心线3306及第二中心线3308共线，第一开口3304仍直接在间隔物结构126上层。在一些实施例中，第二宽度w2在举例而言，介于大约1nm至大约50nm之间的范围内。
如在图34的剖面图3400所示，根据第三遮罩结构3302中的第一开口3304，执行第一蚀刻制程，以移除直接位于第一开口3304下层的第二介电层416、蚀刻停止层414及第一硬遮罩结构132的一部分，以暴露栅极电极120。在一些实施例中，第一蚀刻制程可以包括多个蚀刻剂，而在其他实施例中，一个蚀刻剂可以充分地移除第二介电层416、蚀刻停止层414及第一硬遮罩结构132的每种材料。可以使用第一蚀刻剂来移除第一硬遮罩结构132，且对于第一蚀刻剂的移除，第一硬遮罩结构132的材料具有相较于衬层122的材料更高的速率。因此，在一些实施例中，因为衬层122包括与第一硬遮罩结构132不同的材料，所以衬层122对于第一蚀刻剂的移除具有抗性(resistant)，或者至少相较于第一硬遮罩结构132，以较慢的速率来移除衬层122。
在一些实施例中，举例而言，在第一蚀刻制程之后，可以移除或损坏暴露于第一蚀刻剂的一些衬层122，使得衬层122的一部分702减薄，或具有经增加的表面粗糙度。在一些实施例中，第一蚀刻剂是垂直蚀刻，因此衬层122的垂直部分可以实质上不受第一蚀刻剂的影响。在其他实施例中，第一蚀刻剂可以是部分等向性的(partiallyisotropic)，以移除布置在介于衬层122及栅极电极120之间的第一硬遮罩结构132，且在第一蚀刻制程之后，留下间距2402。在其他实施例中，可以在第一蚀刻剂之后，使用不同于第一蚀刻剂的第二蚀刻剂来靶向(target)及移除布置在介于衬层122及栅极电极120之间的第一硬遮罩结构132。此外，在一些实施例中(未显示)，在第一蚀刻制程期间中，一旦移除直接布置在介于衬层122及栅极电极120之间的第一硬遮罩结构132，可以部分地移除或损坏直接布置在介于衬层122及栅极电极120之间的间距2402旁边的间隔物结构126的一部分。
在一些实施例中，衬层122覆盖间隔物结构126的第一最顶表面126a及第二最顶表面126b，且衬层122没有借由第一蚀刻剂得到充分地移除。因此，在这样的实施例中，间隔物结构126可以不暴露于第一蚀刻剂，且防止间隔物结构126的损耗。在这样的实施例中，在第一蚀刻制程之后，间隔物结构126在间隔物结构126的整个高度上可以具有实质上均匀的厚度。在其它一些实施例中，即使衬层122可以覆盖间隔物结构126的第一最顶表面126a及第二最顶表面126b，可借由第一蚀刻剂移除衬层122。然而，衬层122延迟第一蚀刻剂对于间隔物结构126的暴露，且因此，由于衬层122的存在，减少第一蚀刻剂对间隔物结构126的损耗。在又一些其它实施例中，衬层122可以不覆盖间隔物结构126的第一最顶表面126a及第二最顶表面126b，且因此，在第一蚀刻制程期间中，可以移除间隔物结构126的部分。
此外，由于牺牲层(图18的牺牲层1802)阻止衬层122覆盖栅极电极120，因此第一蚀刻制程不需要完全移除衬层122的任何部分。因此，第一蚀刻制程可以包括不移除衬层122的材料的蚀刻剂，从而借由衬层122增加间隔物结构126的保护。
在一些实施例中，方法从图34前进至图35，以移除第一硬遮罩结构132未覆盖的衬层122的一部分。在其他实施例中，衬层122的前述部分可以保留在最终设计中，且因此，方法可以从图34进行到图36，从而跳过图34中的步骤。
如图35的剖面图3500所示，在一些实施例中，执行第二蚀刻制程以移除从图34所示的第一硬遮罩结构132未覆盖的衬层122的一部分。在一些实施例中，在第二蚀刻制程期间中，也移除第三遮罩结构(图34的第三遮罩结构3302)。在其他实施例中，可以在随后的制程步骤中，移除第三遮罩结构(图34的第三遮罩结构3302)。在一些实施例中，第二蚀刻制程使用与第一蚀刻剂不同的第三蚀刻剂，且选择性地移除衬层122，而不移除间隔物结构126。移除第一硬遮罩结构132未覆盖的衬层122的一部分的优点包括：减少最终装置的电容。然而，增加制造时间及成本。因此，在一些其他实施例中，可以从方法中省略第二蚀刻制程。
如图36的剖面图3600所示，导电材料3602可以形成在第二介电层416之上及栅极电极120之上。在一些实施例中，在形成导电材料3602之前，可以移除第三遮罩结构(图34的第三遮罩结构3302)。在其他实施例中，在导电材料3602的形成期间中，第三遮罩结构(图34的第三遮罩结构3302)可以保持存在。在一些实施例中，导电材料3602可以包括举例而言，钨、钌、钴、铜、钛、氮化钛、钽、氮化钽、钼、镍或其组合。在一些实施例中，可以借由沉积制程(例如，物理气相沉积(pvd)、化学气相沉积(cvd)、pe-cvd、原子层沉积(ald)、溅射或其类似制程)的方式来沉积导电材料3602。
如图37的剖面图3700所示，可以执行平坦化制程(例如，cmp)，以移除布置在第二介电层416之上的导电材料(图36的导电材料3602)的一部分，以形成直接接触栅极电极120的接触导孔124。此外，在一些实施例中，平坦化制程(例如，cmp)可以移除第二介电层416的一部分。在其他实施例中，平坦化制程(例如，cmp)可以完全移除第二介电层416，从而暴露出蚀刻停止层414。在一些实施例中，在平坦化制程(例如，cmp)之后，接触导孔124及第二介电层416的顶表面实质上共平面。尽管接触导孔124可能不以“落在中心(landcentered)”的方式在栅极电极120上，但是衬层122保护间隔物结构126，以在介于接触层118及栅极电极120与接触导孔124之间提供足够的隔离，从而提高最终装置的可靠性。
将理解的是，在一些实施例中，可以调整图16至图37所示的方法，以在接触层118之上形成接触导孔124，举例而言，使用衬层122以形成如图3所示的结构。在这样的实施例中，衬层122仍可以减少来自间隔物结构126的损耗量，使得间隔物结构126有效地将接触导孔124及接触层118与栅极电极120隔离。
图38显示形成集成芯片的方法3800的一些实施例的流程图，前述集成芯片具有布置在介于间隔物结构及第一硬遮罩结构之间的衬层。
虽然方法3800在以下图示及描述中为一系列步骤(acts)或事件，但是应当理解的是，这样的所示步骤或事件的顺序不应以限制性的意义来解释。举例而言，除了本文图示及/或描述的那些步骤或事件之外，某些步骤可以以不同的顺序发生及/或与其他步骤或事件同时发生。此外，不需要所示的全部步骤来实现本文描述的一或多个态样或实施例。再者，本文描述的一或多个步骤可以在一或多个单独的步骤及/或阶段中执行。
在步骤3802，形成栅极电极在基板之上，且间隔物结构覆盖栅极电极的最外侧壁。图17显示对应于步骤3802的一些实施例的剖面图1700。
在步骤3804，牺牲层形成在栅极电极的顶表面之上。图18显示对应于步骤3804的一些实施例的剖面图1800。
在步骤3806，连续衬层形成在栅极电极、间隔物结构及牺牲层的一部分之上。图19显示对应于步骤3806的一些实施例的剖面图1900。
在步骤3808，选择性地移除牺牲层，且将连续衬层与栅极电极的顶表面间隔开。图20显示对应于步骤3808的一些实施例的剖面图2000。
在步骤3810，硬遮罩材料沉积在栅极电极之上。图25显示对应于步骤3810的一些实施例的剖面图2500。
在步骤3812，移除硬遮罩材料及连续衬层的上部，以在栅极电极之上形成第一硬遮罩结构及衬层。图26显示对应于步骤3812的一些实施例的剖面图2600。
在步骤3814，第一遮罩结构形成在第一硬遮罩结构之上，且第一遮罩结构包括直接在栅极电极上层的第一开口。图33显示对应于步骤3814的一些实施例的剖面图3300。
在步骤3816，执行第一蚀刻制程以移除在第一开口下层的第一硬遮罩结构的一部分，以暴露栅极电极的顶表面。图34显示对应于步骤3816的一些实施例的剖面图3400。
在步骤3818，接触导孔形成在栅极电极的顶表面之上且直接接触栅极电极的顶表面。图37显示对应于步骤3818的一些实施例的剖面图3700。
因此，本公开关于一种在借由间隔物结构围绕的栅极电极之上形成接触导孔的方法，其中衬层减少在接触导孔形成期间中的间隔物结构的损耗。
据此，在一些实施例中，本公开关于一种集成芯片，其包括：基板、栅极电极、接触层、间隔物结构、硬遮罩结构、接触导孔及衬层。栅极电极位于基板的上层(overlying)。接触层位于基板的上层，且与栅极电极横向地间隔开(laterallyspaced)。间隔物结构围绕栅极电极的多个最外侧侧壁，且使栅极电极与接触层分隔开(separating)。硬遮罩结构布置在栅极电极之上，且介于间隔物结构的多个部分之间。接触导孔延伸穿过硬遮罩结构，且接触栅极电极。衬层直接布置在介于硬遮罩结构及间隔物结构之间。其中，衬层与栅极电极间隔开。
在一实施例中，其中衬层包括具有相较于间隔物结构的材料更高的介电常数的材料。在一实施例中，接触导孔具有底表面，前述底表面完全覆盖栅极电极的顶表面。在一实施例中，衬层的第一底表面借由硬遮罩结构与栅极电极间隔开，且其中衬层的第二底表面借由接触导孔与栅极电极间隔开。在一实施例中，接触导孔具有中间部分，前述中间部分布置在介于衬层的多个内侧壁之间，且与衬层的多个内侧壁直接接触。其中，接触导孔具有底部，前述底部布置在介于间隔物结构的多个内侧壁之间，且与间隔物结构的多个内侧壁直接接触。其中，中间部分具有第一宽度。其中，底部具有第二宽度。其中，第一宽度小于第二宽度。在一实施例中，其中接触导孔直接在间隔物结构的第一部分上层。在一实施例中，间隔物结构的第一部分具有在间隔物结构的整个(throughout)高度上变化的宽度，且间隔物结构的第一部分的最顶表面(topmostsurface)窄于间隔物结构的第一部分的最底表面(bottommostsurface)。
在其他实施例中，本公开关于一种集成芯片，其包括：基板、接触层、栅极电极、硬遮罩结构、接触导孔、间隔物结构及衬层。基板包括源极/漏极区域。接触层布置在源极/漏极区域之上。栅极电极布置在基板之上，且与接触层横向地间隔开。硬遮罩结构布置在栅极电极之上。接触导孔延伸穿过硬遮罩结构，且接触导孔布置在栅极电极的顶表面之上，且与栅极电极的顶表面直接接触。间隔物结构直接布置在介于栅极电极及接触层之间。衬层接触间隔物结构的多个内侧壁。其中，衬层包括具有相较于间隔物结构的材料更高的介电常数的材料。
在一实施例中，衬层的材料具有相较于硬遮罩结构的材料更高的介电常数。在一实施例中，衬层具有布置在接触导孔的第一侧上的第一部分、及布置在接触导孔的第二侧上的第二部分，且其中第一部分与第二部分完全间隔开。在一实施例中，衬层的第一部分具有第一底表面，前述第一底表面借由接触导孔与栅极电极间隔开。在一实施例中，衬层的第二部分具有底表面，且前述底表面借由硬遮罩结构与栅极电极完全间隔开。在一实施例中，接触导孔使衬层的第一部分及第二部分与栅极电极直接分隔开。在一实施例中，接触导孔直接接触间隔物结构的第一最顶表面，且其中间隔物结构具有在间隔物结构的整个(throughout)高度上为实质上均匀的宽度。
在又一其它实施例中，本公开关于一种集成芯片的形成方法，其包括：形成栅极电极在基板之上。其中，间隔物结构围绕栅极电极的最外侧侧壁。形成牺牲层于栅极电极的顶表面之上。形成连续的(continuous)衬层在间隔物结构的多个顶表面及多个内侧壁之上。其中，连续衬层借由牺牲层与栅极电极间隔开。执行第一移除制程，以选择性地(selectively)移除牺牲层。沉积硬遮罩材料于栅极电极之上。移除硬遮罩材料及连续衬层的一部分，以形成分隔开的硬遮罩结构及位于栅极电极之上的衬层。形成第一遮罩结构于硬遮罩结构之上，前述第一遮罩结构包含直接在栅极电极上层的第一开口。执行第一蚀刻制程，以移除在第一开口下层的硬遮罩结构的一部分，以暴露栅极电极的顶表面。形成接触导孔在栅极电极的顶表面之上，且接触导孔直接接触栅极电极的顶表面。
在一实施例中，前述形成方法进一步包括：形成接触层在基板之上且前述接触层借由间隔物结构与栅极电极横向地间隔开。在一实施例中，其中第一蚀刻制程包括第一蚀刻剂，其中硬遮罩结构包括第一材料，且当前述第一材料暴露于第一蚀刻制程的第一蚀刻剂时，前述第一材料具有第一移除速率，其中连续衬层包括第二材料，且当前述第二材料暴露于第一蚀刻制程的第一蚀刻剂时，前述第二材料具有小于第一移除速率的第二移除速率。在一实施例中，前述形成方法进一步包括：在第一蚀刻制程之后，执行第二蚀刻制程，以移除直接在第一遮罩结构的第一开口下层的衬层的剩余部分。在一实施例中，移除连续衬层的一部分以形成衬层的步骤包括：形成衬层硬遮罩材料于连续衬层之上。移除衬层硬遮罩材料的一部分，以形成在栅极电极上层的衬层硬遮罩结构。移除连续衬层的一部分，前述衬层的一部分布置在衬层硬遮罩结构之上。移除衬层硬遮罩结构。在一实施例中，移除硬遮罩材料的上部部分及移除连续衬层的一部分包含相同的平坦化制程。
前述内文概述了各种实施例的部件，使所属技术领域中具有通常知识者可以更佳地了解本公开的各个态样。所属技术领域中具有通常知识者应可理解的是，他们可轻易地以本公开为基础来设计或修饰其他制程及结构，并以此达到相同的目的及/或达到与在本文中介绍的各种实施例相同的优点。所属技术领域中具有通常知识者也应理解的是，这些等效的构型并未背离本公开的发明精神与范围，且在不背离本公开的发明精神与范围的前提下，可对本公开进行各种变化、置换或修改。
1.一种集成芯片，其包括：
一基板；
一栅极电极，位于该基板的上层；
一接触层，位于该基板的上层，且与该栅极电极横向地间隔开；
一间隔物结构，围绕该栅极电极的多个最外侧侧壁，且使该栅极电极与该接触层分隔开；
一硬遮罩结构，布置在该栅极电极之上，且介于该间隔物结构的多个部分之间；
一接触导孔，延伸穿过该硬遮罩结构，且接触该栅极电极；以及
一衬层，直接布置在介于该硬遮罩结构及该间隔物结构之间，其中该衬层与该栅极电极间隔开。
技术总结