本实用新型涉及半导体技术领域，尤其涉及一种具有复合钝化层的半导体器件。
背景技术：
化合物半导体材料相比于传统的si材料，具有大禁带宽度、高击穿电场、更高的迁移率，目前已经较广泛认知的化合物半导体包括第二代半导体gaas、三代半导体gan、sic等，化合物半导体器件较传统si器件在高频应用及高频高功率应用上优势尤其突出。由于器件所需要工作的环境复杂，容易受到外界干扰，比如水汽的侵蚀，高温影响等，导致器件的性能退化，可靠性的失效等，表面钝化技术在si器件中使用比较成熟，用来保护器件内部免受外界湿气、机械影响，化合物半导体材料器件同样需要较高质量的钝化技术来保护器件内部，以达到提高器件的可靠性以及稳定性的效果。
表面钝化层的引入，在制备过程中会引入其他的一些影响，比如可动离子及层间应力，额外引入的应力及离子超过一定范围后就会引起器件的漏电及电性的失效，这种影响在平坦化效果不佳的区域，尤为明显。对于平坦化效果不好的区域，存在较高的台阶，钝化介质在连接处会存在覆盖性不好的问题，同时由于引入的膜层应力的影响，该区域的器件对钝化层的黏附性要求更高；另外在功率器件中为了防止水汽的侵蚀以及高功率应用，最表层的钝化一般采用聚酰亚胺，由于聚酰亚胺的热膨胀效应较低，在器件工作于高温高压环境下，容易发生聚酰亚胺同钝化介质层存在热膨胀系数不匹配的情况，导致器件表层的聚酰亚胺脱落，进而影响器件的可靠性。
技术实现要素：
本实用新型的目的在于克服现有技术存在的不足，提供一种具有复合钝化层的半导体器件。
为了实现以上目的，本实用新型的技术方案为：
一种具有复合钝化层的半导体器件，包括半导体基底和设于半导体基底之上的电极，还包括设于半导体基底和电极之上的复合钝化层，所述复合钝化层于所述电极之上具有暴露所述电极的开口；所述复合钝化层包括交替设置的第一纳米沉积层和第二纳米沉积层，其中第一纳米沉积层的生长速率低于第二纳米沉积层。
可选的，所述第一纳米沉积层的厚度小于所述第二纳米沉积层。
可选的，所述第一纳米沉积层是采用ald生长的sinx、sio2、aln、al2o3、alon或sion。
可选的，所述第一纳米沉积层的每一层的厚度小于10nm。
可选的，所述第二纳米沉积层是采用pecvd生长的sinx、sio2或sion。
可选的，所述第二纳米沉积层的每一层的厚度小于30nm。
可选的，所述交替设置的重复次数为1～5。
可选的，所述复合钝化层还包括设于所述纳米沉积层之上的聚酰亚胺表层。
可选的，所述交替设置的顶层为所述第一纳米沉积层。
本实用新型的有益效果为：
1、利用纳米复合结构的钝化层，调控器件钝化工艺引入的应力，同时采用高黏附性及覆盖性的复合纳米结构钝化层，提高钝化层对较高台阶不连续区域的覆盖；
2、采用高低生长速率的纳米复合结构的钝化层，进一步缩短了钝化层形成的时间。
附图说明
图1为实施例1的具有复合钝化层的半导体器件的结构示意图；
图2为实施例2的具有复合钝化层的半导体器件的结构示意图。
具体实施方式
以下结合附图和具体实施例对本实用新型做进一步解释。本实用新型的各附图仅为示意以更容易了解本实用新型，其具体比例可依照设计需求进行调整。文中所描述的图形中相对元件的上下关系以及正面/背面的定义，在本领域技术人员应能理解是指构件的相对位置而言，因此皆可以翻转而呈现相同的构件，此皆应同属本说明书所揭露的范围。
实施例1
参考图1，一种具有复合钝化层的半导体器件100包括半导体基底1、设于半导体基底1之上的电极2和设于半导体基底1和电极2之上的复合钝化层3。复合钝化层3包括交替设置的第二纳米沉积层12和第一纳米沉积层11以及作为顶层的聚酰亚胺层13。其中第一纳米沉积层11是低生长速率层，采用ald生长的sinx、sio2、aln、al2o3、alon或sion，生长速率≤1nm/min，厚度小于10nm，作为习知技术，ald具有较慢的生长速度以及较好的阶梯覆盖率，例如本实施例中的第一纳米沉积层11可以是sin2，厚度5nm；第二纳米沉积层12是高生长速率层，采用pecvd(物理气相沉积技术)生长的sinx、sio2或sion，生长速率≥10nm/min，厚度小于30nm，例如本实施例中的第二纳米沉积层12可以是sio2或sion，厚度15nm。
复合钝化层3的制备工艺为：首先生长高生长速率层作为第二纳米沉积层12，然后生长低生长速率层作为第一纳米沉积层11，接着按序重复沉积第二纳米沉积层12和第一纳米沉积层11，重复次数为1～5次，最后制备聚酰亚胺层13，并通过蚀刻技术形成暴露电极2的开口3a。通过低生长速率层和高生长速率层的交替设置，在提高覆盖性和包覆性的同时提高了效率。
实施例2
参考图2，一种具有复合钝化层的半导体器件200包括半导体基底1、设于半导体基底1之上的电极2和设于半导体基底1和电极2之上的复合钝化层3’。复合钝化层3’包括交替设置的第一纳米沉积层11和第二纳米沉积层12以及作为顶层的聚酰亚胺层13，其中第一纳米沉积层11是采用ald工艺生长的低生长速率层，例如本实施例中的第一纳米沉积层11可以是sion，第二纳米沉积层12是采用pecvd工艺生长的高生长速率层，例如本实施例中的第二纳米沉积层12可以是sio2或sin2。复合钝化层3’的制备工艺为：首先生长低生长速率层作为第一纳米沉积层11，然后生长高生长速率层作为第二纳米沉积层12，接着重复沉积第一纳米沉积层11和第二纳米沉积层12并以第一纳米沉积层11作为终止层，最后制备聚酰亚胺层13，并通过蚀刻技术形成暴露电极2的开口3a。
上述实施例仅用来进一步说明本实用新型的一种具有复合钝化层的半导体器件，但本实用新型并不局限于实施例，凡是依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均落入本实用新型技术方案的保护范围内。
1.一种具有复合钝化层的半导体器件，包括半导体基底和设于半导体基底之上的电极，其特征在于：还包括设于半导体基底和电极之上的复合钝化层，所述复合钝化层于所述电极之上具有暴露所述电极的开口；所述复合钝化层包括交替设置的第一纳米沉积层和第二纳米沉积层，其中第一纳米沉积层的生长速率低于第二纳米沉积层。
2.根据权利要求1所述的具有复合钝化层的半导体器件，其特征在于：所述第一纳米沉积层的厚度小于所述第二纳米沉积层。
3.根据权利要求1所述的具有复合钝化层的半导体器件，其特征在于：所述第一纳米沉积层是采用ald生长的sinx、sio2、aln、al2o3、alon或sion。
4.根据权利要求1所述的具有复合钝化层的半导体器件，其特征在于：所述第一纳米沉积层的每一层的厚度小于10nm。
5.根据权利要求1所述的具有复合钝化层的半导体器件，其特征在于：所述第二纳米沉积层是采用pecvd生长的sinx、sio2或sion。
6.根据权利要求1所述的具有复合钝化层的半导体器件，其特征在于：所述第二纳米沉积层的每一层的厚度小于30nm。
7.根据权利要求1所述的具有复合钝化层的半导体器件，其特征在于：所述交替设置的重复次数为1～5。
8.根据权利要求1所述的具有复合钝化层的半导体器件，其特征在于：所述复合钝化层还包括设于所述纳米沉积层之上的聚酰亚胺表层。
9.根据权利要求1所述的具有复合钝化层的半导体器件，其特征在于：所述交替设置的顶层为所述第一纳米沉积层。
