封装基板及包括该封装基板的半导体封装件的制作方法

专利2022-05-09  109


本公开总体上涉及一种封装基板及包括该封装基板的半导体封装件,并且更具体地,涉及一种具有电源迹线图案(tracepattern)和接地迹线图案的封装基板以及包括该封装基板的半导体封装件。



背景技术:

半导体工业朝着以低成本制造重量轻、尺寸小、速度高、功能多、性能高和可靠性高的半导体产品的方向发展,实现这种产品的重要技术之一是半导体封装技术。半导体封装技术是通过晶圆工艺安装具有形成在封装基板上的电路部分的半导体芯片的技术,通过封装基板确保半导体芯片与外部电子装置之间的电连接的技术以及保护半导体芯片不受外部环境影响的技术。

近来,响应于对更轻和更短封装产品的动力,已经研究了用于封装基板的各种相应的设计技术。另外,响应于封装基板的薄型化,已经继续研究确保封装基板中的装置操作的稳定性和可靠性的电路图案设计技术。



技术实现要素:

根据本公开的一方面的封装基板包括基板主体以及设置在基板主体的第一表面上的第一电源迹线图案和第一接地迹线图案。第一电源迹线图案具有父电源线部分和从父电源线部分分支出来的至少一个子电源线部分,并且第一接地迹线图案具有父接地线部分和从父接地线部分分支出来的至少一个子接地线部分。第一电源迹线图案的至少一部分被设置为围绕第一接地迹线图案的至少一部分,并且第一接地迹线图案的至少一部分被设置为围绕第一电源迹线图案的至少一部分。

根据本公开的另一方面的半导体封装件包括封装基板和安装在封装基板上的半导体芯片。封装基板包括:具有第一表面和与第一表面不同的第二表面的基板主体;交替地设置在第一表面上的第一电源迹线图案和第一接地迹线图案;以及交替地设置在第二表面上的第二电源迹线图案和第二接地迹线图案。第一电源迹线图案和第二电源迹线图案通过电源线通孔彼此电连接,并且第一接地迹线图案和第二接地迹线图案通过接地线通孔彼此电连接。第一电源迹线图案和第二接地迹线图案被设置为在与第一表面和第二表面垂直的方向上彼此交叠。第一接地迹线图案和第二电源迹线图案被设置为在与第一表面和第二表面垂直的方向上彼此交叠。

附图说明

图1是例示了根据本公开的一个实施方式的半导体封装件的截面图。

图2a至图2c是例示了根据本公开的一个实施方式的电源迹线图案和接地迹线图案的图。

图3是例示了根据本公开的一个实施方式的设置在封装基板的一个表面上的迹线图案的图。

图4是例示了根据本公开的一个实施方式的设置在封装基板的另一表面上的迹线图案的图。

图5a是例示了在本公开的一个实施方式中的包括设置在不同表面上的迹线图案的封装基板的立体图,并且图5b是例示了图5a的封装基板的内部结构的图。

具体实施方式

这里使用的术语可以对应于考虑到它们在实施方式中的功能而选择的词,并且这些术语的含义可以根据实施方式所属领域的技术人员而解释为不同。如果详细定义了术语,则可以根据定义来解释这些术语。除非另有定义,否则本文中使用的术语(包括技术术语和科学术语)具有与实施方式所属领域的普通技术人员通常所理解的含义相同的含义。在本公开的示例的描述中,诸如“第一”和“第二”以及“上”和“下”的描述是用于区分构件,而不是用于限制构件本身或表示特定顺序。

在整个说明书中,相同的附图标记指代相同的元件。即使未参照附图提及或描述附图标记,也可以参照另一附图提及或描述该附图标记。另外,即使在附图中未示出附图标记,也可以参照另一附图来提及或描述该附图标记。

图1是例示了根据本公开的一个实施方式的半导体封装件1的截面图。参照图1,半导体封装件1可以包括封装基板100和安装在封装基板100上的半导体芯片200。封装基板100和半导体芯片200可以通过接合线310电连接。

封装基板100可以具有基板主体101。基板主体101可以包括第一层间绝缘层101a和第二层间绝缘层101b。基板主体101可以具有第一表面s1、第二表面s2和第三表面s3。第一表面s1可以是第一层间绝缘层101a的上表面。第二表面s2可以是基板主体101的内表面,并且可以是第一层间绝缘层101a和第二层间绝缘层101b之间的界面。第三表面s3可以是第二层间绝缘层101b的下表面。

接合焊盘110可以设置在基板主体101的第一表面s1上。接合焊盘110可以各自起到用于与半导体芯片200进行布线接合的接合指的作用。电连接到接合焊盘110的第一布线120可以设置在基板主体101的第一表面s1上。第一布线120中的每一条可以包括第一电源迹线图案(未示出)和第一接地迹线图案(未示出)。

第二布线130可以设置在基板主体101的第二表面s2上。第二布线130中的每一条可以包括第二电源迹线图案(未示出)和第二接地迹线图案(未示出)。

凸块焊盘140可以设置在基板主体101的第三表面s3上。在实施方式中,每个凸块焊盘140的下表面可以暴露在与第三表面s3相同的平面上,并且除下表面之外的其余部分可以被第二层间绝缘层101b掩埋。

连接结构150可以设置在每个凸块焊盘140的下表面上。连接结构150可以是例如凸块或焊球。连接结构150可以连接到外部印刷电路板(pcb)或外部系统。此外,根据执行的功能,连接结构150可以分类为电源引脚结构、接地引脚结构和输入/输出引脚结构。尽管在图1中未具体示出,但是半导体封装件1可以包括作为连接结构150的电源引脚结构、接地引脚结构和输入/输出引脚结构。电源引脚结构、接地引脚结构和输入/输出引脚结构可以在第三表面s3上彼此间隔开。

返回参照图1,第一通孔161可以设置在第一层间绝缘层101a的内部。第一通孔161可以将第一布线120电连接到第二布线130。第二通孔162可以设置在第二层间绝缘层101b的内部。第二通孔162可以将凸块焊盘140电连接到第二布线130。

如稍后所述,在本公开的实施方式中,当连接结构150是电源引脚结构时,凸块焊盘140(即,电源线凸块焊盘)、第二通孔162(即,第二电源线通孔)、第二布线130(即,第二电源迹线图案)、第一通孔161(即,第一电源线通孔)、第一布线120(即,第一电源迹线图案)和接合焊盘110(即,电源焊盘)可以被设置为电连接到电源引脚结构的内部布线。当连接结构150是接地引脚结构时,凸块焊盘140(即,接地线凸块焊盘)、第二通孔162(即,第二接地线通孔)、第二布线130(即,第二接地迹线图案)、第一通孔161(即,第一接地线通孔)、第一布线120(即,第一接地迹线图案)和接合焊盘110(即,接地焊盘)可以被设置为电连接到接地引脚结构的另一内部布线。

在这种情况下,如稍后结合图2a至图2c、图3、图4、图5a和图5b所描述的,第一电源迹线图案和第一接地迹线图案可以在第一表面s1上彼此相邻地设置。第二电源迹线图案和第二接地迹线图案可以在第二表面s2上彼此相邻地设置。

另外,如稍后结合图2a至图2c、图3、图4、图5a和图5b所描述的,第一表面s1上的第一电源迹线图案可以设置为与第二表面s2上的第二接地迹线图案交叠。第一表面s1上的第一接地迹线图案可以设置为与第二表面s2上的第二电源迹线图案交叠。

图2a至图2c是例示了根据本公开的一个实施方式的电源迹线图案和接地迹线图案的图。具体而言,图2a是示意性地例示了根据电源迹线图案和接地迹线图案在相同平面上的布置而形成的电容器元件的图。图2b是示意性地例示了根据电源迹线图案和接地迹线图案在不同平面上的布置而形成的电容器元件的图。图2c是例示了由于根据电源迹线图案和接地迹线图案依照本公开的实施方式的布置而形成的电容器元件的电力传输特性的示意图。

参照图2a,第一电源迹线图案10a和第一接地迹线图案10b可以设置在第一平面s10上。第一电源迹线图案10a和第一接地迹线图案10b可以设置为彼此间隔开距离d1。起到电介质作用的第一绝缘层10c可以介于第一电源迹线图案10a和第一接地迹线图案10b之间。第一电源迹线图案10a、第一绝缘层10c和第一接地迹线图案10b可以在第一平面s10上均具有厚度t1。在实施方式中,第一电源迹线图案10a、第一绝缘层10c和第一接地迹线图案10b可以在第一平面s10上组成第一电容器元件c1。当第一电源迹线图案10a和第一接地迹线图案10b中的每一个具有侧面面积a1时,第一平面s10上的第一电容元件c1的电容可以与第一绝缘层10c的介电常数和侧面面积a1的乘积成正比,并且可以与第一电源迹线图案10a和第一接地迹线图案10b之间的距离dl成反比。

此外,在图1的半导体封装件1中,从外部系统提供的电力可以输入到连接结构150,并且穿过凸块焊盘140、第二通孔162、第二布线130、第一通孔161和第一布线120,通过接合焊盘110输出以传送给半导体芯片200。另外,当对半导体芯片200执行各种计算和控制操作时,会消耗电力。在实施方式中,第一电容器元件c1可以通过第一电源迹线图案10a和第一接地迹线图案10b形成在第一平面s10上。在实施方式中,响应于所消耗的电力,通过第一电容器元件c1能够从封装基板100的内部更快地补充新的电力。也就是说,第一电容器元件c1可以用作设置在封装基板100上的预备电源。因此,可以防止装置操作期间的电压降现象,以帮助半导体封装件平稳地操作。

参照图2b,第一电源迹线图案10a可以设置在第一平面s10上,而第二接地迹线图案20b可以设置在与第一平面s10不同的第二平面s20上。第一电源迹线图案10a和第二接地迹线图案20b可以设置为在不同平面上彼此交叠。第二接地迹线图案20b可以具有第二厚度t2。第一电源迹线图案10a和第二接地迹线图案20b可以设置为彼此间隔开距离d2。起到电介质作用的第二绝缘层20c可以介于第一电源迹线图案10a和第二接地迹线图案20b之间。

在实施方式中,第一电源迹线图案10a、第二绝缘层20c和第二接地迹线图案20b可以在与第一平面s10和第二平面s20垂直的方向上组成第二电容器元件c2。第一电源迹线图案10a可以在第一平面s10上具有面积a2,而第二接地迹线图案20b可以在第二平面s20上具有相同的面积a2。也就是说,第一电源迹线图案10a和第二接地迹线图案20b可以具有彼此交叠的面积a2。这里,第二电容器元件c2的电容可以与第二绝缘层20c的介电常数和交叠面积a2的乘积成正比,并且可以与第一电源迹线图案10a和第二接地迹线图案20b之间的距离d2成反比。

在实施方式中,在与第一平面s10和第二平面s20垂直的方向上形成的第二电容器元件c2能够向第一电源迹线图案10a供电。因此,在半导体封装件的消耗外部电力的操作期间,相对于所消耗的外部电力能够快速补充新的电力。因此,第二电容器元件c2能够稳定地保持供应到半导体封装件中的电力。

参照图2c,第一电源迹线图案10a和第一接地迹线图案10b可以在第一平面s10上彼此相邻地设置。另外,第二电源迹线图案20a和第二接地迹线图案20b可以在作为与第一平面s10不同的平面的第二平面s2上彼此相邻地设置。第一电源迹线图案10a和第二接地迹线图案20b可以设置为在与第一平面s10和第二平面s20垂直的方向上彼此交叠。另外,第一接地迹线图案10b和第二电源迹线图案20a可以设置为在与第一平面s10和第二平面s20垂直的方向上彼此交叠。此外,起到电介质作用的第一绝缘层(未示出)可以介于第一平面s10上的第一电源迹线图案10a和第一接地迹线图案10b之间。起到电介质作用的第二绝缘层(未示出)可以介于第一平面s10的第一电源迹线图案10a和第二平面s20的第二接地迹线图案20b之间。起到电介质作用的第三绝缘层(未示出)可以介于第二平面s20上的第二接地迹线图案20b和第二电源迹线图案20a之间。起到电介质作用的第四绝缘层(未示出)可以介于第一平面s10的第一接地迹线图案10b和第二平面s20的第二电源迹线图案20a之间。

通过以上布置,可以由第一电源迹线图案10a、第一绝缘层和第一接地迹线图案10b在第一平面s10上形成第一电容器元件c1。可以由第一电源迹线图案10a、第二绝缘层和第二接地迹线图案20b在第一平面s10和第二平面s20之间形成第二电容器元件c2。可以由第二电源迹线图案20a、第三绝缘层和第二接地迹线图案20b在第二平面s20上形成第三电容器元件c3。可以由第二电源迹线图案20a、第四绝缘层和第一接地迹线图案10b在第一平面s10和第二平面s20之间形成第四电容器元件c4。第一电容器元件c1至第四电容器元件c4能够分别向第一电源迹线图案10a或第二电源迹线图案20供应电荷。因此,在半导体封装件的消耗外部电力的操作期间,第一电容器元件c1至第四电容器元件c4能够相对于所消耗的外部电力快速地补充新的电力,从而能够稳定保持供应给半导体封装件的电力。

图3是例示了根据本公开的一个实施方式的设置在封装基板的一个表面上的迹线图案的图。图4是例示了根据本公开的一个实施方式的设置在封装基板的另一表面上的迹线图案的图。图5a是例示了在本公开的实施方式中的包括设置在不同表面上的迹线图案的封装基板的立体图。图5b是例示了图5a的封装基板的内部结构的图,并且在图5b中省略了图5a的第三绝缘层3100。图5b例示了其中图3的迹线图案和图4的迹线图案通过通孔连接的封装基板的结构。

图3的迹线图案1000可以是以上参照图1描述的封装基板100中的设置在第一表面s1上的第一布线120的一部分。图4的迹线图案2000可以是以上参照图1描述的封装基板100中的设置在第二表面s2上的第二布线130的一部分。在下文中,为了便于描述,将图3的迹线图案1000称为第一迹线图案1000,并且将图4的迹线图案2000称为第二迹线图案2000。

参照图3,第一迹线图案1000可以包括第一电源迹线图案1000a和第一接地迹线图案1000b。

第一电源迹线图案1000a的一端可以连接至电源焊盘1101,并且第一接地迹线图案1000b的一端可以连接至接地焊盘1201。电源焊盘1101和接地焊盘1201可以彼此相邻设置。然而,电源焊盘1101和接地焊盘1201可以通过彼此间隔开而彼此电绝缘。

电源焊盘1101和接地焊盘1201可以对应于图1的设置在基板主体101的第一表面s1上的接合焊盘110。电源焊盘1101可以布线接合至安装在第一表面s1上的半导体芯片200的芯片焊盘210当中的电源芯片焊盘。接地焊盘1201可以布线接合至半导体芯片200的芯片焊盘210当中的接地芯片焊盘。

第一电源迹线图案1000a可以包括连接到电源焊盘1101的父电源线部分1110以及从父电源线部分1110分支出的第一子电源线部分1120、第二子电源线部分1130和第三子电源线部分1140。第一接地迹线图案1000b可以包括连接到接地焊盘1201的父接地线部分1210以及从父接地线部分1210分支出的第一子接地线部分1220、第二子接地线部分1230和第三子接地线部分1240。

第一电源迹线图案1000a和第一接地迹线图案1000b可以彼此相邻设置。第一电源迹线图案1000a和第一接地迹线图案1000b可以通过彼此间隔开而彼此电绝缘。在实施方式中,如图3所示,第一电源迹线图案1000a的至少一部分可以设置为围绕第一接地迹线图案1000b的至少一部分,并且第一接地迹线图案1000b的至少一部分可以设置为围绕第一电源迹线图案1000a的至少一部分。返回参照图3,起到电介质作用的第一绝缘层1300可以设置在第一电源迹线图案1000a和第一接地迹线图案1000b之间。因此,在第一电源迹线图案1000a、第一绝缘层1300和第一接地迹线图案1000b彼此交叠的区域中,可以形成具有与参照图2a所描述的第一电容器元件c1基本相同的构造的电容器元件。

返回参照图3,父电源线部分1110可以与父接地线部分1210相邻设置。父电源线部分1110可以设置为围绕父接地线部分1210。父电源线部分1110可以从与电源焊盘1101连接的一端以图案或形状的形式延伸,以到达另一端1110e。

与图4的第二电源迹线图案2000a的父电源线部分2110连接的电源线通孔pv可以连接到父电源线部分1110。如图3所示,电源线通孔pv可以设置在第一迹线图案1000的中央,并且还可以与父电源线部分1110的一端和另一端1110e相邻设置。所述一端可以设置为边界pb1相邻,所述边界pb1为父电源线部分1110与第一子电源线部分1120的边界。

第一子电源线部分1120可以从父电源线部分1110的一部分分支出来,并且被设置为围绕父电源线部分1110。第一子电源线部分1120可以从位于与父电源线部分1110的边界pb1处的一端以图案或形状的形式延伸,以到达另一端1120e。与图4的第二电源迹线图案2000a的第一子电源线部分2120连接的电源线通孔pv可以连接到第一子电源线部分1120。如图3所示,第一子电源线部分1120的电源线通孔pv可以设置为与第一子电源线部分1120的一端和另一端1120e相邻。

第二子电源线部分1130可以从第一子电源线部分1120的一部分分支出来,并且可以设置为围绕第一子电源线部分1120和父电源线部分1110。第二子电源线部分1130可以从位于与第一子电源线部分1120的边界pb2处的一端以图案或形状的形式分支出来,以到达另一端1130e。与图4的第二电源迹线图案2000a的第二子电源线部分2130连接的电源线通孔pv可以连接到第二子电源线部分1130。如图3所示,第二子电源线部分1130的电源线通孔pv可以设置为与第二子电源线部分1130的一端和另一端1130e相邻。

第三子电源线部分1140可以从第二子电源线部分1130的一部分分支出来,并且可以设置为围绕第二子电源线部分1130、第一子电源线部分1120和父电源线部分1110。第三子电源线部分1140可以从位于与第二子电源线部分1130的边界pb3处的一端以图案或形状的形式延伸,以到达另一端1140e。与图4的第二电源迹线图案2000a的第三子电源线部分2140连接的电源线通孔pv可以连接到第三子电源线部分1140。如图3所示,第三子电源线部分1140的电源线通孔pv可以设置为与第三子电源线部分1140的另一端1140e相邻。

返回参照图3,第一接地迹线图案1000b可以设置为与第一电源迹线图案1000a相邻。父接地线部分1210可以设置为与父电源线部分1110相邻。父接地线部分1210可以从与接地焊盘1201连接的一端沿着x方向延伸,以到达另一端1210e。

连接到图4的第二接地迹线图案2000b的父接地线部分2210的接地线通孔gv可以连接到父接地线部分1210。如图4所示,接地线通孔gv可以在第一迹线图案1000的中央处与电源线通孔pv相邻设置。第一子接地线部分1220可以从父接地线部分1210的一部分分支出来,并且可以设置为围绕父接地线部分1210。第一子接地线部分1220可以从位于与父接地线部分1210的边界gb1中的一端以图案或形状的形式延伸,以到达另一端1220e。与图4的第二接地迹线图案2000b的第一子接地线部分2220连接的接地线通孔gv可以连接到第一子接地线部分1220。如图3所示,第一子接地线部分1220的接地线通孔gv可以设置为与第一子接地线部分1220的一端和另一端1220e相邻。

第二子接地线部分1230可以从第一子接地线部分1220的一部分分支出来,并且可以设置为围绕第一子接地线部分1220和父接地线部分1210。第二子接地线部分1230可以从位于与第一子接地线部分1220的边界gb2中的一端以图案或形状的形式延伸,以到达另一端1230e。与图4的第二接地迹线图案2000b的第二子接地线部分2230连接的接地线通孔gv可以连接到第二子接地线部分1230。如图3所示,第二子接地线部分1230的接地线通孔gv可以设置为与第二子接地线部分1230的一端和另一端1230e相邻。

第三子接地线部分1240可以从第二子接地线部分1230的一部分分支出来,并且可以设置为围绕第二子接地线部分1230、第一子接地线部分1220和父接地线部分1210。第三子接地线部分1240可以从位于与第二子接地线部分1230的边界gb3中的一端以图案或形状的形式延伸,以到达另一端1240e。与图4的第二接地迹线图案2000b的第三子接地线部分2240连接的接地线通孔gv可以连接到第三子接地线部分1240。如图3所示,第三子接地线部分1240的接地线通孔gv可以设置为与第三子接地线部分1240的另一端1240e相邻。

返回参照图3,父电源线部分1110可以设置为围绕父接地线部分1210,第一子接地线部分1220可以设置为围绕父电源线部分1110,第一子电源线部分1120可以设置为围绕第一子接地线部分1220,第二子接地线部分1230可以设置为围绕第一子电源线部分1120,第二子电源线部分1130可以设置为围绕第二子接地线部分1230,第三子接地线部分1240可以设置为围绕第二子电源线部分1130,并且第三子电源线部分1140可以设置为围绕第三子接地线部分1240。如上所述,第一电源迹线图案1000a和第一接地迹线图案1000b可以在参照图1描述的封装基板100的第一表面s1上沿横向方向交替布置。此外,在图3中,例示了三个子电源线部分,但是本公开不限于此。第一电源迹线图案1000a可以包括至少一个或更多个的不同数量的子电源线部分。类似地,在图3中,例示了三个子接地线部分,但是本公开不限于此。第一接地迹线图案1000b可以包括至少一个或更多个的不同数量的子接地线部分。

参照图4,公开了第二迹线图案2000。第二迹线图案2000可以包括第二电源迹线图案2000a和第二接地迹线图案2000b。第二电源迹线图案2000a可以包括父电源线部分2110以及从父电源线部分2110分支出来的第一子电源线部分2120、第二子电源线部分2130和第三子电源线部分2140。第二接地迹线图案2000b可以包括父接地线部分2210以及从父接地线部分2210分支出来的第一子接地线部分2220、第二子接地线部分2230和第三子接地线部分2240。

第二电源迹线图案2000a和第二接地迹线图案2000b可以彼此相邻设置。第二电源迹线图案2000a和第二接地迹线图案2000b可以通过彼此间隔开而彼此电绝缘。起到电介质作用的第二绝缘层2300可以设置在第二电源迹线图案2000a和第二接地迹线图案2000b之间。因此,可以在第二电源迹线图案2000a、第二绝缘层2300和第一接地迹线图案2000b彼此交叠的区域中形成具有与参照图2a描述的第一电容器元件c1基本相同的构造的电容器元件。

第二电源迹线图案2000a和第二接地迹线图案2000b的布置可以与以上参照图3描述的第一电源迹线图案1000a和第一接地迹线图案1000b的布置基本相同。在实施方式中,第二电源迹线图案2000a的至少一部分可以设置为围绕第二接地迹线图案2000b的至少一部分,并且第二接地迹线图案2000b的至少一部分可以设置为围绕第二电源迹线图案2000a的至少一部分。

参照图4,第二电源迹线图案2000a的父电源线部分2110可以设置为在x方向上延伸。父电源线部分2110的一端可以位于与第一子电源线部分2120的边界pb4处并且另一端2110e可以在x方向上延伸。另外,多个电源线通孔pv可以连接到父电源线部分2110。多个电源线通孔pv可以将第二电源迹线图案2000a的父电源线部分2110电连接到第一电源迹线图案1000a的父电源线部分1110。

第一子电源线部分2120可以从父电源线部分2110的一部分分支出来,并且可以设置为围绕父电源线部分2110。第一子电源线部分2120可以从位于与父电源线部分2110的边界pb4处的一端以图案或形状的形式延伸,以到达另一端2120e。与图3的第一电源迹线图案1000a的第一子电源线部分1120连接的多个电源线通孔pv可以连接到第一子电源线部分2120。

第二子电源线部分2130可以从第一子电源线部分2120的一部分分支出来,并且可以设置为围绕第一子电源线部分2120和父电源线部分2110。第二子电源线部分2130可以从位于与第一子电源线部分2120的边界pb5处的一端以图案或形状的形式延伸,以到另一端2130e。与图3的第一电源迹线图案1000a的第二子电源线部分1130连接的多个电源线通孔pv可以连接到第二子电源线部分2130。

第三子电源线部分2140可以从第二子电源线部分2130的一部分分支出来,并且可以设置为围绕第二子电源线部分2130、第一子电源线部分2120和父电源线部分2110。第三子电源线部分2140可以从位于与第二子电源线部分2130的边界pb6处的一端以图案或形状的形式延伸,以到达另一端2140e。与图3的第一电源迹线图案1000a的第三子电源线部分1140连接的多个电源线通孔pv可以连接到第三子电源线部分2140。

返回参照图4,第二接地迹线图案2000b的父接地线部分2210可以设置为与父电源线部分2110相邻。父接地线部分2210可以设置为围绕父电源线部分2110。与图3的第一接地迹线图案1000b的父接地线部分1210连接的接地线通孔gv可以连接到父接地线部分2210。

第一子接地线部分2220可以从父接地线部分2210的一部分分支出来,并且可以设置为围绕父接地线部分2210。第一子接地线部分2220可以从位于与父接地线部分2210的边界gb4处的一端以图案或形状的形式延伸,以到达另一端2220e。与图3的第一接地迹线图案1000b的第一子接地线部分1220连接的接地线通孔gv可以连接到第一子接地线部分2220。

第二子接地线部分2230可以从第一子接地线部分2220的一部分分支出来,并且可以设置为围绕第一子接地线部分2220和父接地线部分2210。第二子接地线部分2230可以从位于与第一子接地线部分2220的边界gb5处的一端以图案或形状的形式延伸,以到达另一端2230e。与图3的第一接地迹线图案1000b的第二子接地线部分1230连接的接地线通孔gv可以连接到第二子接地线部分2230。

第三子接地线部分2240可以从第二子接地线部分2230的一部分分支出来,并且可以设置为围绕第二子接地线部分2230、第一子接地线部分2220和父接地线部分2210。第三子接地线部分2240可以从位于与第二子接地线部分2230的边界gb6处的一端以图案或形状的形式延伸,以到达另一端2240e。与图3的第一接地迹线图案1000b的第三子接地线部分1240连接的接地线通孔gv可以连接到第三子接地线部分2240。

返回参照图4,父接地线部分2210可以设置为围绕父电源线部分2110,第一子电源线部分2120可以设置为围绕父接地线部分2210,第一子接地线部分2220可以设置为围绕第一子电源线部分2120,第二子电源线部分2130可以设置为围绕第一子接地线部分2220,第二子接地线部分2230可以设置为围绕第二子电源线部分2130,第三子电源线部分2140可以设置为围绕第二子接地线部分2230,并且第三子接地线部分2240可以设置为围绕第三子电源线部分2140。

参照图5a和图5b,公开了图案层叠结构3000,在该图案层叠结构3000中图3的第一迹线图案1000与图4的第二迹线图案2000通过通孔连接。一起参照图1、图5a和图5b,图1所示的位于第一表面s1上的第一电源迹线图案1000a和第一接地迹线图案1000b与图1所示的位于第二表面s2上的第二接地迹线图案2000b和第二电源迹线图案2000a可以设置为彼此对应。即,第一电源迹线图案1000a和第二接地迹线图案2000b可以设置为在与第一表面s1和第二表面s2垂直的方向上彼此交叠。第一接地迹线图案1000b和第二电源迹线图案2000a可以设置为在与第一表面s1和第二表面s2垂直的方向上彼此交叠。起到电介质作用的第三绝缘层3100可以设置在第一表面s1上的第一迹线图案1000与第二表面s2上的第二迹线图案2000之间的空间s3000中。

通过这种方式,如以上参照图2b和图2c所描述的,第一电源迹线图案1000a、层间绝缘层和第二接地迹线图案2000b可以在与第一表面s1和第二表面s2垂直的方向上组成电容器元件。另外,第一接地迹线图案1000b、层间绝缘层和第二电源迹线图案2000a可以在与第一表面s1和第二表面s2垂直的方向上组成电容器元件。电容器元件能够分别向第一电源迹线图案1000a和第二电源迹线图案2000a供应电荷。因此,在半导体封装件的消耗外部电力的操作期间,电容器元件可以用新电力快速补充所消耗的外部电力,从而稳定地保持半导体封装件中的电力供应。

此外,多个电源线通孔pv可以将第一电源迹线图案1000a电连接到第二电源迹线图案2000a。因此,第一电源迹线图案1000a和第二电源迹线图案2000a可以彼此并联电连接。类似地,多个接地线通孔gv可以将第一接地迹线图案1000b电连接到第二接地迹线图案2000b。因此,第一接地迹线图案1000b和第二接地迹线图案2000b可以彼此并联地电连接。

返回参照图1,在半导体封装件1中,从外部系统提供的电力可以输入到连接结构150,并通过包括凸块焊盘140、第二通孔162、第二电源迹线图案2000a和第二接地迹线图案2000b的第二布线130、包括电源线通孔pv和接地线通孔gv的第一通孔161、包括第一电源迹线图案1000a和第一接地迹线图案1000b的第一布线120、以及包括电源焊盘1101和接地焊盘1201的接合焊盘110输出,以传送给半导体芯片200。多个电源线通孔pv能够增加从第二电源迹线图案2000a到第一电源迹线图案1000a的电力供应的路径。如上所述,半导体封装件1具有多条电力供应路径,使得电力能够平稳地供应到半导体封装件。

多个接地线通孔gv能够将第一接地迹线图案1000b和第二接地迹线图案2000b彼此电连接以使接地电位稳定。第一接地迹线图案1000b和第二接地迹线图案2000b可以通过连接结构150连接到外部系统的接地线。

如上所述,根据本公开的实施方式,能够通过控制电源迹线图案、接地迹线图案、电源线通孔和接地线通孔在封装基板中的布置来提供能够通过封装基板有效地向半导体芯片传输外部电力的半导体封装件。

出于示例的目的,已经公开了本公开的有限数量的可能实施方式。本领域技术人员将意识到,在不脱离本公开和所附权利要求的范围和精神的情况下,可以进行各种修改、添加和替换。

相关申请的交叉引用

本申请要求于2020年1月31日提交的韩国申请no.10-2020-0011606的优先权,该韩国申请的全部内容通过引用合并于本文中。


技术特征:

1.一种封装基板,该封装基板包括:

基板主体;以及

第一电源迹线图案和第一接地迹线图案,该第一电源迹线图案和该第一接地迹线图案被设置在所述基板主体的第一表面上,

其中,所述第一电源迹线图案包括父电源线部分和从所述父电源线部分分支出来的至少一个子电源线部分,

其中,所述第一接地迹线图案包括父接地线部分和从所述父接地线部分分支出来的至少一个子接地线部分,并且

其中,所述第一电源迹线图案的至少一部分被设置为围绕所述第一接地迹线图案的至少一部分,并且所述第一接地迹线图案的至少一部分被设置为围绕所述第一电源迹线图案的至少一部分。

2.根据权利要求1所述的封装基板,该封装基板还包括电源焊盘和接地焊盘,该电源焊盘和该接地焊盘被设置在所述第一表面上并且电连接到安装在所述封装基板上的半导体芯片,

其中,所述电源焊盘连接至所述第一电源迹线图案的一端,并且

其中,所述接地焊盘连接到所述第一接地迹线图案的一端。

3.根据权利要求1所述的封装基板,其中,所述至少一个子电源线部分被设置为围绕所述父电源线部分,并且

其中,所述至少一个子接地线部分被设置为围绕所述父接地线部分。

4.根据权利要求1所述的封装基板,其中,所述至少一个子电源线部分包括:

第一子电源线部分,该第一子电源线部分从所述父电源线部分分支出来;以及

第二子电源线部分,该第二子电源线部分从所述第一子电源线部分分支出来,

其中,所述至少一个子接地线部分包括:

第一子接地线部分,该第一子接地线部分从所述父接地线部分分支出来;以及

第二子接地线部分,该第二子接地线部分从所述第一子接地线部分分支出来。

5.根据权利要求4所述的封装基板,

其中,所述父电源线部分围绕所述父接地线部分,

其中,所述第一子接地线部分围绕所述父电源线部分,

其中,所述第一子电源线部分围绕所述第一子接地线部分,

其中,所述第二子接地线部分围绕所述第一子电源线部分,并且

其中,所述第二子电源线部分围绕所述第二子接地线部分。

6.根据权利要求4所述的封装基板,

其中,所述父接地线部分围绕所述父电源线部分,

其中,所述第一子电源线部分围绕所述父接地线部分,

其中,所述第一子接地线部分围绕所述第一子电源线部分,

其中,所述第二子电源线部分围绕所述第一子接地线部分,并且

其中,所述第二子接地线部分围绕所述第二子电源线部分。

7.根据权利要求1所述的封装基板,该封装基板还包括第二电源迹线图案和第二接地迹线图案,该第二电源迹线图案和该第二接地迹线图案被设置在所述基板主体的与所述第一表面不同的第二表面上,

其中,所述第二电源迹线图案包括父电源线部分和从所述父电源线部分分支出来的至少一个子电源线部分,并且

其中,所述第二接地迹线图案包括父接地线部分和从所述父接地线部分分支出来的至少一个子接地线部分。

8.根据权利要求7所述的封装基板,该封装基板还包括:

第一绝缘层,该第一绝缘层设置在所述第一表面上的所述第一电源迹线图案和所述第一接地迹线图案之间;

第二绝缘层,该第二绝缘层设置在所述第二表面上的所述第二电源迹线图案和所述第二接地迹线图案之间;以及

第三绝缘层,该第三绝缘层设置在所述第一表面和所述第二表面之间的空间中。

9.根据权利要求7所述的封装基板,该封装基板还包括:

电源线通孔,该电源线通孔将所述第一表面上的所述第一电源迹线图案电连接至所述第二表面上的所述第二电源迹线图案;以及

接地线通孔,该接地线通孔将所述第一表面上的所述第一接地迹线图案电连接至所述第二表面上的所述第二接地迹线图案。

10.根据权利要求9所述的封装基板,其中,所述电源线通孔和所述接地线通孔被布置为所述第一表面和所述第二表面之间的相邻对。

11.根据权利要求7所述的封装基板,

其中,所述第一电源迹线图案和所述第二接地迹线图案在与所述第一表面和所述第二表面垂直的方向上彼此交叠,并且

其中,所述第一接地迹线图案和所述第二电源迹线图案在与所述第一表面和所述第二表面垂直的方向上彼此交叠。

12.根据权利要求11所述的封装基板,

其中,所述第一电源迹线图案的所述父电源线部分与所述第二接地迹线图案的所述父接地线部分交叠,

其中,所述第一电源迹线图案的所述至少一个子电源线部分与所述第二接地迹线图案的所述至少一个子接地线部分交叠,

其中,所述第一接地迹线图案的所述父接地线部分与所述第二电源迹线图案的所述父电源线部分交叠,并且

其中,所述第一接地迹线图案的所述至少一个子接地线部分与所述第二电源迹线图案的所述至少一个子电源线部分交叠。

13.一种半导体封装件,该半导体封装件包括:

封装基板和安装在该封装基板上的半导体芯片,

其中,所述封装基板包括:

基板主体,该基板主体具有第一表面和与所述第一表面不同的第二表面;

第一电源迹线图案和第一接地迹线图案,该第一电源迹线图案和该第一接地迹线图案交替地设置在所述第一表面上,以及

第二电源迹线图案和第二接地迹线图案,该第二电源迹线图案和该第二接地迹线图案交替地设置在所述第二表面上,

其中,所述第一电源迹线图案和所述第二电源迹线图案通过电源线通孔彼此电连接,并且所述第一接地迹线图案和所述第二接地迹线图案通过接地线通孔彼此电连接,

其中,所述第一电源迹线图案和所述第二接地迹线图案被设置为在与所述第一表面和所述第二表面垂直的方向上彼此交叠,并且

其中,所述第一接地迹线图案和所述第二电源迹线图案被设置为在与所述第一表面和所述第二表面垂直的方向上彼此交叠。

14.根据权利要求13所述的半导体封装件,该半导体封装件还包括:

第一绝缘层,该第一绝缘层叠设置在所述第一表面上的所述第一电源迹线图案和所述第一接地迹线图案之间;

第二绝缘层,该第二绝缘层设置在所述第二表面上的所述第二电源迹线图案和所述第二接地迹线图案之间;以及

第三绝缘层,该第三绝缘层设置在所述第一表面和所述第二表面之间的空间中。

15.根据权利要求13所述的半导体封装件,该半导体封装件还包括电源焊盘和接地焊盘,该电源焊盘和该接地焊盘被设置在所述第一表面上并且电连接到所述半导体芯片,

其中,所述电源焊盘连接至所述第一电源迹线图案的一端,并且

其中,所述接地焊盘连接到所述第一接地迹线图案的一端。

16.根据权利要求13所述的半导体封装件,

其中,在所述第一表面上,所述第一电源迹线图案的至少一部分被设置为围绕所述第一接地迹线图案的至少一部分,并且所述第一接地迹线图案的至少一部分被设置为围绕所述第一电源迹线图案的至少一部分,并且

其中,在所述第二表面上,所述第二电源迹线图案的至少一部分被设置为围绕所述第二接地迹线图案的至少一部分,并且所述第二接地迹线图案的至少一部分被设置为围绕所述第二电源迹线图案的至少一部分。

17.根据权利要求13所述的半导体封装件,

其中,所述第一电源迹线图案和所述第二电源迹线图案中的每一个具有父电源线部分和从所述父电源线部分分支出来的至少一个子电源线部分,

其中,所述第一接地迹线图案和所述第二接地迹线图案中的每一个具有父接地线部分和从所述父接地线部分分支出来的至少一个子接地线部分,

其中,在所述第一电源迹线图案和所述第二电源迹线图案中的每一个中,所述至少一个子电源线部分被设置成围绕所述父电源线部分,并且

其中,在所述第一接地迹线图案和所述第二接地迹线图案中的每一个中,所述至少一个子接地线部分被设置为围绕所述父接地线部分。

18.根据权利要求17所述的半导体封装件,

其中,在所述第一电源迹线图案和所述第二电源迹线图案中的每一个中,所述至少一个子电源线部分包括:

第一子电源线部分,该第一子电源线部分从所述父电源线部分分支出来;以及

第二子电源线部分,该第二子电源线部分从所述第一子电源线部分分支出来,

其中,在所述第一接地迹线图案和所述第二接地迹线图案中的每一个中,所述至少一个子接地线部分包括:

第一子接地线部分,该第一子接地线部分从所述父接地线部分分支出来;以及

第二子接地线部分,该第二子接地线部分从所述第一子接地线部分分支出来。

19.根据权利要求18所述的半导体封装件,其中,在所述第一表面上:

所述第一电源迹线图案的所述父电源线部分围绕所述第一接地迹线图案的所述父接地线部分;

所述第一接地迹线图案的所述第一子接地线部分围绕所述第一电源迹线图案的所述父电源线部分;

所述第一电源迹线图案的所述第一子电源线部分围绕所述第一接地迹线图案的所述第一子接地线部分;

所述第一接地迹线图案的所述第二子接地线部分围绕所述第一电源迹线图案的所述第一子电源线部分;以及

所述第一电源迹线图案的所述第二子电源线部分围绕所述第一接地迹线图案的所述第二子接地线部分。

20.根据权利要求19所述的半导体封装件,其中,在所述第二表面上:

所述第二接地迹线图案的所述父接地线部分围绕所述第二电源迹线图案的所述父电源线部分;

所述第二电源迹线图案的所述第一子电源线部分围绕所述第二接地迹线图案的所述父接地线部分;

所述第二接地迹线图案的所述第一子接地线部分围绕所述第二电源迹线图案的所述第一子电源线部分;

所述第二电源迹线图案的所述第二子电源线部分围绕所述第二接地迹线图案的所述第一子接地线部分;以及

所述第二接地迹线图案的所述第二子接地线部分围绕所述第二电源迹线图案的所述第二子电源线部分。

技术总结
封装基板及包括该封装基板的半导体封装件。根据本公开的一方面的封装基板包括基板主体以及设置在基板主体的第一表面上的第一电源迹线图案和第一接地迹线图案。第一电源迹线图案具有父电源线部分和从父电源线部分分支出来的至少一个子电源线部分,并且第一接地迹线图案具有父接地线部分和从父接地线部分分支出来的至少一个子接地线部分。第一电源迹线图案的至少一部分被设置为围绕第一接地迹线图案的至少一部分,并且第一接地迹线图案的至少一部分被设置为围绕第一电源迹线图案的至少一部分。

技术研发人员:朴正现
受保护的技术使用者:爱思开海力士有限公司
技术研发日:2020.08.11
技术公布日:2021.08.03

转载请注明原文地址:https://doc.8miu.com/read-4502.html

最新回复(0)