本发明涉及半导体技术领域，特别是涉及一种具有气隙的半导体结构及其制作方法。
背景技术：
已知，射频开关(rfswitch)主要是应用于移动通信终端(例如移动电话)的前端，其配置以导通和关闭射频(rf)信号。此种射频开关的重要特性是通过开关的射频低介入损耗(insertionloss)。因此，重要的是降低导通状态的场效晶体管(fet)的电阻(导通电阻ron)或断开状态的场效晶体管的电容(断开电容coff)，即降低导通电阻与断开电容的积(ron×coff)。
为降低断开电容coff，现有技术的作法是在栅极上方的介电层中形成气隙，以降低栅极与邻近的接触插塞和导线间的寄生电容，然而，其改善效果仍然有限。因此，该技术领域仍需要一种改良的半导体结构，以进一步降低上述射频开关的断开电容coff。
技术实现要素：
本发明的主要目的在于提供改良的具有气隙的半导体结构及其制作方法，以克服现有技术中的不足和缺点。
本发明一方面提供一种具有气隙的半导体结构，包含：一基底；一介电堆叠，包含一第一介电层，设于所述基底上、一第二介电层，设于所述第一介电层上，以及一第三介电层，设于所述第二介电层上；一第一导电层，设于所述介电堆叠内；一第二导电层，设于所述介电堆叠内，且与所述第一导电层区隔开，其中所述第一导电层和所述第二导电层位于同一平面上；以及一类十字形气隙，设于所述介电堆叠内，且位于所述第一导电层和所述第二导电层之间，其中所述类十字形气隙包含一增宽中间部，位于所述第二介电层中、一渐缩上部，位于所述第三介电层中，以及一渐缩下部，位于所述第一介电层中，其中所述增宽中间部具有一第一宽度，所述渐缩上部具有一第二宽度，所述渐缩下部具有一第三宽度，其中所述第一宽度大于所述第二宽度和所述第三宽度，且所述第三宽度小于或等于所述第二宽度。
依据本发明实施例，所述第三介电层包括一延伸部，延伸到所述类十字形气隙中并共形地覆盖邻近于所述类十字形气隙的所述渐缩下部的所述第一介电层的侧壁和邻近于所述类十字形气隙的所述增宽中间部的所述第二介电层的侧壁。
依据本发明实施例，所述第三介电层的所述延伸部与所述第一介电层直接接触。
依据本发明实施例，所述第一导电层和所述第二导电层未裸露于所述类十字形气隙中。
依据本发明实施例，所述第一导电层和所述第二导电层包括一铜镶嵌层。
依据本发明实施例，所述基底包含一硅覆绝缘基底。
依据本发明实施例，所述具有气隙的半导体结构另包含：一晶体管，设置在所述基底上，其中所述晶体管包括一栅极，又其中所述类十字形气隙设置在所述栅极正上方。
依据本发明实施例，所述第一介电层具有与所述第二介电层和所述第三介电层不同的组成。
依据本发明实施例，所述第一介电层包括teos硅氧层，又其中所述第二介电层和所述第三介电层包括低介电常数或超低介电常数材料层。
依据本发明实施例，所述具有气隙的半导体结构另包含：一第一盖层，位于所述第一介电层和所述第二介电层之间；一第二盖层，位于所述第二介电层和所述第三介电层之间；以及一蚀刻停止层，位于所述第三介电层和所述第二盖层之间。
依据本发明实施例，所述第一盖层和所述第二盖层包括碳化硅层，又其中所述蚀刻停止层包括氮化硅层。
本发明另一方面提供一种具有气隙的半导体结构，包含：一基底；一介电堆叠，包含一第一介电层，设于所述基底上、一第二介电层，设于所述第一介电层上，以及一第三介电层，设于所述第二介电层上；一第一导电层，设于所述介电堆叠内；一第二导电层，设于所述介电堆叠内，且与所述第一导电层区隔开，其中所述第一导电层和所述第二导电层位于同一平面上；以及一类十字形气隙，设于所述介电堆叠内，且位于所述第一导电层和所述第二导电层之间；以及一氧化层，设置在所述类十字形气隙内的所述第二介电层的侧壁上。
依据本发明实施例，所述氧化层为氧化硅层。
依据本发明实施例，所述氧化层的厚度介于10至50埃之间。
依据本发明实施例，所述类十字形气隙包含一增宽中间部，位于所述第二介电层中、一渐缩上部，位于所述第三介电层中，以及一渐缩下部，位于所述第一介电层中。
依据本发明实施例，所述第三介电层包括一延伸部，延伸到所述类十字形气隙中并共形地覆盖邻近于所述类十字形气隙的所述渐缩下部的所述第一介电层的侧壁和邻近于所述类十字形气隙的所述增宽中间部的所述第二介电层的侧壁。
依据本发明实施例，所述第三介电层的所述延伸部与所述第一介电层和所述氧化层直接接触。
依据本发明实施例，所述第一导电层和所述第二导电层未裸露于所述类十字形气隙中。
依据本发明实施例，所述第一导电层和所述第二导电层包括一铜镶嵌层。
依据本发明实施例，所述基底包含一硅覆绝缘基底。
依据本发明实施例，其中所述具有气隙的半导体结构另包含：一晶体管，设置在所述基底上，其中所述晶体管包括一栅极，又其中所述类十字形气隙设置在所述栅极正上方。
依据本发明实施例，所述第一介电层具有与所述第二介电层和所述第三介电层不同的组成。
依据本发明实施例，所述第一介电层包括teos硅氧层，又其中所述第二介电层和所述第三介电层包括低介电常数或超低介电常数材料层。
依据本发明实施例，所述具有气隙的半导体结构另包含：一第一盖层，位于所述第一介电层和所述第二介电层之间；一第二盖层，位于所述第二介电层和所述第三介电层之间；以及一蚀刻停止层，位于所述第三介电层和所述第二盖层之间。
依据本发明实施例，所述第一盖层和所述第二盖层包括碳化硅层，又其中所述蚀刻停止层包括氮化硅层。
附图说明
图1是本发明一实施例所绘示的一种具有气隙的半导体结构的剖面示意图；
图2为类十字形气隙的另一种剖面轮廓的示意图；
图3是本发明另一实施例所绘示的一种具有气隙的半导体结构的剖面示意图；
图4至图8为本发明实施例所绘示的具有气隙的半导体结构的制作方法的剖面示意图；
图9为第一沟槽的曲面底部的示意图。
主要元件符号说明
1、1a半导体结构
100基底
101硅基材
102埋入氧化层
103元件层
1031浅沟绝缘结构
110第一蚀刻停止层
111第一介电层
112第二介电层
112s侧壁
112t氧化层
113第三介电层
113e延伸部
121第一盖层
122第二盖层
130第二蚀刻停止层
140图案转移层
140a开口
141硬掩模层
142抗反射层
150图案化光致抗蚀剂层
150a开口
aa主动区域
dl介电堆叠
t场效晶体管
s源极掺杂区
d漏极掺杂区
ch通道区
g栅极
gox栅极氧化层
mi1第一导电层
mi2第二导电层
ct1第一接触插塞
ct2第二接触插塞
ag类十字形气隙
ag_m增宽中间部
ag_u渐缩上部
ag_l渐缩下部
w1第一宽度
w2第二宽度
w3第三宽度
rt1第一沟槽
rt2第二沟槽
l2长度
l3长度
具体实施方式
在下文中，将参照附图说明细节，该些附图中的内容也构成说明书细节描述的一部分，并且以可实行该实施例的特例描述方式来绘示。下文实施例已描述足够的细节使该领域的一般技术人士得以具以实施。
当然，也可采行其他的实施例，或是在不悖离文中所述实施例的前提下作出任何结构性、逻辑性、及电性上的改变。因此，下文的细节描述不应被视为是限制，反之，其中所包含的实施例将由随附的权利要求来加以界定。
图1是依据本发明一实施例所绘示的一种具有气隙(airgap)的半导体结构的剖面示意图。如图1所示，本发明具有气隙的半导体结构1，包含：一基底100；一介电堆叠dl，包含一第一介电层111，设于基底100上、一第二介电层112，设于第一介电层111上，以及一第三介电层113，设于第二介电层112上。依据本发明实施例，具有气隙的半导体结构1另包含：一第一盖层121，位于第一介电层111和第二介电层112之间；一第二盖层122，位于第二介电层112和第三介电层113之间；一第一蚀刻停止层110，位于第一介电层111和基底100之间，以及一第二蚀刻停止层130，位于第三介电层113和第二盖层122之间。
依据本发明实施例，基底100包含一硅覆绝缘(silicon-on-insulator,soi)基底100，包含一硅基材101、一埋入氧化(buriedoxide)层102和一元件层103，其中埋入氧化层102位于硅基材101和元件层103之间，将硅基材101与元件层103隔离。依据本发明一实施例，元件层103可以是单晶硅，例如，p型掺杂单晶硅，但不限于此。
依据本发明实施例，第一介电层111具有与第二介电层112和第三介电层113不同的组成。依据本发明实施例，第一介电层111可以包括四乙氧基硅烷(teos)硅氧层，第二介电层112和第三介电层113可以包括低介电常数或超低介电常数材料层。依据本发明实施例，第一盖层121和第二盖层122可以包括碳化硅层，第一蚀刻停止层110和第二蚀刻停止层130可以包括氮化硅层。
依据本发明一实施例，在元件层103中设有一浅沟绝缘(shallowtrenchisolation)结构1031，其定义出至少一主动(有源)区域(activearea)aa，而在主动区域aa上形成有至少一场效晶体管(fieldeffecttransistor,fet)t。依据本发明一实施例，场效晶体管t可以包含一源极掺杂区s、一漏极掺杂区d、介于源极掺杂区s和漏极掺杂区d之间的一通道区ch、位于通道区ch上方的一栅极g，以及介于栅极g和通道区ch之间的一栅极氧化层gox。例如，源极掺杂区s和漏极掺杂区d可以是n 掺杂区。
依据本发明实施例，具有气隙的半导体结构1另包含：一第一导电层mi1，设于介电堆叠dl内；一第二导电层mi2，设于介电堆叠dl内，且与第一导电层区mi1隔开，其中第一导电层mi1和第二导电层mi2位于同一平面上。第一导电层mi1和第二导电层mi2分别经由第一接触插塞ct1和第二接触插塞ct2电连接至源极掺杂区s和漏极掺杂区d。依据本发明实施例，第一接触插塞ct1和第二接触插塞ct2可以包含钨、铜、钛、氮化钛等。依据本发明实施例，第一导电层mi1和第二导电层mi2可以包括一铜镶嵌层。
依据本发明实施例，具有气隙的半导体结构1另包含：一类十字形气隙ag，设于介电堆叠dl内，且位于第一导电层mi1和第二导电层mi2之间，其中类十字形气隙ag包含一增宽中间部ag_m，位于第二介电层112中、一渐缩上部ag_u，位于第三介电层113中，以及一渐缩下部ag_l，位于第一介电层111中。
依据本发明实施例，增宽中间部ag_m具有一第一宽度w1，渐缩上部ag_u具有一第二宽度w2，渐缩下部ag_l具有一第三宽度w3，其中第一宽度w1大于第二宽度w2和第三宽度w3，且第三宽度w3小于或等于第二宽度w2。
依据本发明实施例，第三介电层113包括一延伸部113e，延伸到类十字形气隙ag中并共形地覆盖邻近于类十字形气隙ag的渐缩下部ag_l的第一介电层111的侧壁和邻近于类十字形气隙ag的增宽中间部ag_m的第二介电层112的侧壁。依据本发明实施例，第三介电层113的延伸部113e与第一介电层111直接接触。依据本发明实施例，第一导电层mi1和第二导电层mi2未裸露于类十字形气隙ag中。
图2例示类十字形气隙的另一种剖面轮廓。如图2所示，类十字形气隙ag同样包含一增宽中间部ag_m，位于第二介电层112中、一渐缩上部ag_u，位于第三介电层113中，以及一渐缩下部ag_l，位于第一介电层111中。图2的类十字形气隙ag与图1中的类十字形气隙ag差别在于：图2的类十字形气隙ag的渐缩上部ag_u相对较尖，而渐缩下部ag_l相对较钝或平坦，此外，渐缩上部ag_u在垂直方向上的长度l2小于或等于渐缩下部ag_l在垂直方向上的长度l3。
图3是依据本发明另一实施例所绘示的一种具有气隙的半导体结构的剖面示意图，其中，相同的元件、区域或层仍沿用相同的符号来表示。如图3所示，本发明另一方面提供一种具有气隙的半导体结构1a，包含：基底100；介电堆叠dl，包含第一介电层111，设于基底100上、第二介电层112，设于第一介电层111上，以及第三介电层113，设于第二介电层112上。具有气隙的半导体结构1a，另包含：第一导电层mi1，设于介电堆叠dl内；第二导电层mi2，设于介电堆叠dl内，且与第一导电层mi1区隔开，其中第一导电层mi1和第二导电层mi2位于同一平面上。
依据本发明实施例，具有气隙的半导体结构1a，另包含：一类十字形气隙ag，设于介电堆叠dl内，且位于第一导电层mi1和第二导电层mi2之间。依据本发明实施例，具有气隙的半导体结构1a，另包含：一氧化层112t，设置在类十字形气隙ag内的第二介电层112的侧壁112s上。依据本发明实施例，氧化层112为氧化硅层。依据本发明实施例，氧化层112t的厚度介于10至50埃之间。
依据本发明实施例，类十字形气隙ag同样包含增宽中间部ag_m，位于第二介电层112中、渐缩上部ag_u，位于第三介电层113中，以及渐缩下部ag_l，位于第一介电层111中。依据本发明实施例，第三介电层113包括延伸部113e，延伸到类十字形气隙ag中并共形地覆盖邻近于类十字形气隙ag的渐缩下部ag_l的第一介电层111的侧壁和邻近于类十字形气隙ag的增宽中间部ag_m的第二介电层112的侧壁112s。依据本发明实施例，第三介电层113的延伸部113e与第一介电层111和氧化层112t直接接触。
依据本发明实施例，第一导电层mi1和第二导电层mi2未裸露于类十字形气隙ag中。依据本发明实施例，第一导电层mi1和第二导电层mi2包括一铜镶嵌层。
依据本发明实施例，基底100可以包含硅覆绝缘基底，但不限于此。依据本发明实施例，具有气隙的半导体结构1a另包含：晶体管t，设置在基底100上，其中晶体管t包括栅极g，其中类十字形气隙ag设置在栅极g正上方。
依据本发明实施例，第一介电层111具有与第二介电层112和第三介电层113不同的组成。依据本发明实施例，第一介电层111包括teos硅氧层，其中第二介电层112和第三介电层113包括低介电常数或超低介电常数材料层。
依据本发明实施例，具有气隙的半导体结构1a另包含：第一盖层121，位于第一介电层111和第二介电层112之间；第二盖层122，位于第二介电层112和第三介电层113之间；第一蚀刻停止层110，位于第一介电层111和基底100之间，以及第二蚀刻停止层130，位于第三介电层113和第二盖层122之间。依据本发明实施例，第一盖层121和第二盖层122包括碳化硅层，第一蚀刻停止层110和第二蚀刻停止层130包括氮化硅层。
熟悉该项技术者应理解图1至图3的结构仅为示意，在其他实施例中，气隙ag也可以向更上层的介电层延伸或位于更上层金属层之间，以达到进一步降低导线间寄生电容的目的。
请参阅图4至图8，其为依据本发明实施例所绘示的具有气隙的半导体结构的制作方法的剖面示意图。其中，相同的元件、区域或层仍沿用相同的符号来表示。如图4所示，首先提供基底100，例如，半导体基底。依据本发明一实施例，基底100可以是硅覆绝缘基底，包含硅基材101、埋入氧化层102和元件层103，其中埋入氧化层102位于硅基材101和元件层103之间，将硅基材101与元件层103隔离。依据本发明一实施例，元件层103可以是单晶硅，例如，p型掺杂单晶硅，但不限于此。
依据本发明一实施例，在元件层103中设有浅沟绝缘结构1031，其定义出至少一主动区域aa，而在主动区域aa上形成有至少一场效晶体管t。依据本发明一实施例，场效晶体管t可以包含源极掺杂区s、漏极掺杂区d、介于源极掺杂区s和漏极掺杂区d之间的通道区ch、位于通道区ch上方的栅极g，以及介于栅极g和通道区ch之间的栅极氧化层gox。例如，源极掺杂区s和漏极掺杂区d可以是n 掺杂区。
依据本发明一实施例，接着，可以利用化学气相沉积制作工艺，在基底100上依序形成第一蚀刻停止层110、第一介电层111、第一盖层121、第二介电层112、第二盖层122。依据本发明一实施例，可以在第一蚀刻停止层110和第一介电层111形成第一接触插塞ct1和第二接触插塞ct2，并在接触插塞ct上的第一盖层121、第二介电层112和第二盖层122中形成第一导电层mi1和第二导电层mi2。
依据本发明一实施例，第一导电层mi1和第二导电层mi2位于同一平面上。依据本发明一实施例，第一导电层mi1与第二导电层mi2区隔开。依据本发明实施例，第一导电层mi1与和第二导电层mi2包括一铜镶嵌层。依据本发明一实施例，第一介电层111可以包括teos硅氧层，第二介电层112可以包括低介电常数或超低介电常数材料层。依据本发明实施例，第一盖层121和第二盖层122可以包括碳化硅层，第一蚀刻停止层110可以包括氮化硅层。
随后，可以在第二盖层122、第一导电层mi1与和第二导电层mi2上形成一第二蚀刻停止层130。然后，在第二蚀刻停止层130形成一图案转移层140，例如，一硬掩模层141和一抗反射层142。依据本发明实施例，第二蚀刻停止层130可以包括氮化硅层。依据本发明实施例，硬掩模层141可以包括氮化钛层，但不限于此。依据本发明实施例，抗反射层142可以包括氮氧化硅层及/或硅氧层，但不限于此。再于抗反射层142形成一图案化光致抗蚀剂层150，其包括一开口150a，显露出部分的抗反射层142。依据本发明一实施例，开口150a位于第一导电层mi1与第二导电层mi2，且约略位于栅极g的正上方。
如图5所示，接着，进行一蚀刻制作工艺，例如，各向异性干蚀刻制作工艺，经由图案化光致抗蚀剂层150的开口150a向下蚀刻抗反射层142和硬掩模层141，形成开口140a，再将图案化光致抗蚀剂层150去除，如此，即可将图案化光致抗蚀剂层150的图案转移至图案转移层140中。
如图6所示，接着，以图案转移层140作为蚀刻抵挡掩模，进行另一次的蚀刻制作工艺，例如，各向异性干蚀刻制作工艺，经由图案转移层140的开口140a向下蚀刻第二蚀刻停止层130、第二盖层122、第二介电层112、第一盖层121和第一介电层111，形成一第一沟槽rt1。依据本发明一实施例，上述蚀刻制作工艺停止在第一介电层111中，故第一沟槽rt1的底部是第一介电层111，而不会显露出第一蚀刻停止层110。在第一沟槽rt1，显露出第二介电层112的侧壁112s。
随后，将图案转移层140去除，显露出第二蚀刻停止层130。虽然图3中的第一沟槽rt1的底部是一个平坦的表面，但是在其他实施例中，第一沟槽rt1的底部可以是一曲面，如图9所示，这样的具有曲面轮廓的底部可以透过蚀刻参数的控制来达成。
接着，如图7所示，进行一氧气等离子体处理制作工艺以及一稀释氢氟酸(dhf)溶液湿蚀刻制作工艺，由低介电常数材料所构成的第二介电层112在接触到氧气等离子体时会被横向的蚀刻，形成中间增宽的第二沟槽rt2。第二介电层112的侧壁112s向内(分别朝向第一导电层mi1与第二导电层mi2)凹入。
同时，上述氧气等离子体处理制作工艺会在第二介电层112的侧壁112s上会形成氧化层112t。依据本发明一实施例，例如，氧化层112t为氧化硅层，其厚度介于10至50埃之间，例如，20至30埃之间。此氧化层112t可以避免水气扩散进入到第二介电层112而与第一导电层mi1与第二导电层mi2接触。
如图8所示，最后，进行化学气相沉积制作工艺或其他方法，在第二蚀刻停止层130上和第二沟槽rt2内壁上沉积第三介电层113，并将第二沟槽rt2上端开口密封住而形成类十字形气隙ag。依据本发明实施例，类十字形气隙ag包含增宽中间部ag_m，位于第二介电层112中、渐缩上部ag_u，位于第三介电层113中，以及渐缩下部ag_l，位于第一介电层111中。
例如，第三介电层113可以包括低介电常数或超低介电常数材料层。依据本发明实施例，第三介电层113包括延伸部113e，延伸到类十字形气隙ag中并共形地覆盖邻近于类十字形气隙ag的内壁。依据本发明实施例，第三介电层113的延伸部113e与第一介电层111和氧化层112t直接接触。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。
1.一种具有气隙的半导体结构，其特征在于，包含：
基底；
介电堆叠，包含设于所述基底上的第一介电层、设于所述第一介电层上的第二介电层，以及设于所述第二介电层上的第三介电层；
第一导电层，设于所述介电堆叠内；
第二导电层，设于所述介电堆叠内，且与所述第一导电层区隔开，其中所述第一导电层和所述第二导电层位于同一平面上；以及
类十字形气隙，设于所述介电堆叠内，且位于所述第一导电层和所述第二导电层之间，其中所述类十字形气隙包含位于所述第二介电层中的增宽中间部、位于所述第三介电层中的渐缩上部以及位于所述第一介电层中的渐缩下部，其中所述增宽中间部具有第一宽度，所述渐缩上部具有第二宽度，所述渐缩下部具有第三宽度，其中所述第一宽度大于所述第二宽度和所述第三宽度，且所述第三宽度小于或等于所述第二宽度。
2.如权利要求1所述的具有气隙的半导体结构，其中，所述第三介电层包括延伸部，延伸到所述类十字形气隙中并共形地覆盖邻近于所述类十字形气隙的所述渐缩下部的所述第一介电层的侧壁和邻近于所述类十字形气隙的所述增宽中间部的所述第二介电层的侧壁。
3.如权利要求2所述的具有气隙的半导体结构，其中，所述第三介电层的所述延伸部与所述第一介电层直接接触。
4.如权利要求1所述的具有气隙的半导体结构，其中，所述第一导电层和所述第二导电层未裸露于所述类十字形气隙中。
5.如权利要求1所述的具有气隙的半导体结构，其中，所述第一导电层和所述第二导电层包括铜镶嵌层。
6.如权利要求1所述的具有气隙的半导体结构，其中，所述基底包含硅覆绝缘基底。
7.如权利要求1所述的具有气隙的半导体结构，其中，另包含：
晶体管，设置在所述基底上，其中所述晶体管包括栅极，又其中所述类十字形气隙设置在所述栅极正上方。
8.如权利要求1所述的具有气隙的半导体结构，其中，所述第一介电层具有与所述第二介电层和所述第三介电层不同的组成。
9.如权利要求1所述的具有气隙的半导体结构，其中，所述第一介电层包括teos硅氧层，又其中所述第二介电层和所述第三介电层包括低介电常数(low-k)或超低k材料层。
10.如权利要求1所述的具有气隙的半导体结构，其中，另包含：
第一盖层，位于所述第一介电层和所述第二介电层之间；
第二盖层，位于所述第二介电层和所述第三介电层之间；以及
蚀刻停止层，位于所述第三介电层和所述第二盖层之间。
11.如权利要求10所述的具有气隙的半导体结构，其中，所述第一盖层和所述第二盖层包括碳化硅层，又其中所述蚀刻停止层包括氮化硅层。
12.一种具有气隙的半导体结构，其特征在于，包含：
基底；
介电堆叠，包含设于所述基底上的第一介电层、设于所述第一介电层上的第二介电层，以及设于所述第二介电层上的第三介电层；
第一导电层，设于所述介电堆叠内；
第二导电层，设于所述介电堆叠内，且与所述第一导电层区隔开，其中所述第一导电层和所述第二导电层位于同一平面上；以及
类十字形气隙，设于所述介电堆叠内，且位于所述第一导电层和所述第二导电层之间；以及
氧化层，设置在所述类十字形气隙内的所述第二介电层的侧壁上。
13.如权利要求12所述的具有气隙的半导体结构，其中，所述氧化层为氧化硅层。
14.如权利要求12所述的具有气隙的半导体结构，其中，所述氧化层的厚度介于10至50埃之间。
15.如权利要求12所述的具有气隙的半导体结构，其中，所述类十字形气隙包含位于所述第二介电层中的增宽中间部、位于所述第三介电层中的渐缩上部以及位于所述第一介电层中的渐缩下部。
16.如权利要求15所述的具有气隙的半导体结构，其中，所述第三介电层包括延伸部，延伸到所述类十字形气隙中并共形地覆盖邻近于所述类十字形气隙的所述渐缩下部的所述第一介电层的侧壁和邻近于所述类十字形气隙的所述增宽中间部的所述第二介电层的侧壁。
17.如权利要求16所述的具有气隙的半导体结构，其中，所述第三介电层的所述延伸部与所述第一介电层和所述氧化层直接接触。
18.如权利要求12所述的具有气隙的半导体结构，其中，所述第一导电层和所述第二导电层未裸露于所述类十字形气隙中。
19.如权利要求12所述的具有气隙的半导体结构，其中，所述第一导电层和所述第二导电层包括铜镶嵌层。
20.如权利要求12所述的具有气隙的半导体结构，其中，另包含：
晶体管，设置在所述基底上，其中所述晶体管包括栅极，又其中所述类十字形气隙设置在所述栅极正上方。
21.如权利要求12所述的具有气隙的半导体结构，其中，所述第一介电层具有与所述第二介电层和所述第三介电层不同的组成。
22.如权利要求12所述的具有气隙的半导体结构，其中，所述第一介电层包括teos硅氧层，又其中所述第二介电层和所述第三介电层包括低介电常数(low-k)或超低k材料层。
23.如权利要求12所述的具有气隙的半导体结构，其中，另包含：
第一盖层，位于所述第一介电层和所述第二介电层之间；
第二盖层，位于所述第二介电层和所述第三介电层之间；以及
蚀刻停止层，位于所述第三介电层和所述第二盖层之间。
24.如权利要求23所述的具有气隙的半导体结构，其中，所述第一盖层和所述第二盖层包括碳化硅层，又其中所述蚀刻停止层包括氮化硅层。
技术总结