本公开实施例涉及负电容场效晶体管与铁电场效晶体管所用的铁电的栅极介电层。
背景技术：
半导体装置用于多种电子应用，比如个人电脑、手机、数码相机、与其他电子设备。半导体装置的一般制作方法为依序沉积绝缘或介电层、导电层、与半导体层的材料于半导体基板上，并采用光微影图案化多种材料层，以形成电子构件与单元于基板上。
半导体持续减少最小结构尺寸，以改善多种电子构件如晶体管、二极管、电阻、电容器、或类似物的集成密度，以将更多构件整合至给定面积中。然而随着最小结构尺寸缩小，将产生需解决的额外问题。
技术实现要素：
在一实施例中，半导体装置的形成方法包括：形成一栅极介电堆叠，且形成栅极介电堆叠的步骤包括：形成界面层于基板的表面的至少一部分上；以及形成铁电的栅极介电层于界面层上，且形成铁电的栅极介电层的步骤包括：形成依序交错的多个介电层，且形成依序交错的所述介电层的步骤包括：沉积第一高介电常数的介电层于界面层上，其中第一高介电常数的介电层的至少一部分为非晶；以及形成多对的介电层于第一高介电常数的介电层上，且形成每一多对的介电层的步骤包括：沉积掺质源层；以及沉积第二高介电常数的介电层于掺质源层上，其中第二高介电常数的介电层的至少一部分为非晶；以及在形成依序交错的介电层之后，进行第一退火以将第一高介电常数的介电层与依序交错的介电层转换成该铁电的栅极介电层。
在一实施例中，半导体装置的形成方法包括：形成界面层于基板的表面的至少一部分上；形成第一氧化铪层于界面层上；沉积第一掺质源层于第一氧化铪层上；形成第二氧化铪层于第一掺质源层上；沉积第二掺质源层于第二氧化铪层上；形成第三氧化铪层于第二掺质源层上；以及进行第一退火使第一氧化铪层、第一掺质源层、第二氧化铪层、第二掺质源层、与第三氧化铪层转变成铁电的介电层，且铁电的介电层为斜晶相的多晶氧化铪介电层。
在一实施例中，半导体装置包括；半导体区；界面层，位于半导体区上，且界面层可为非铁电的介电材料；铁电的介电层，位于界面层上，其中铁电的介电层为斜方晶的多晶掺杂氧化铪，其中铁电的介电层中的掺质不均匀地分布于铁电的介电层中；以及导电材料，位于铁电的介电层上。
附图说明
图1是一些实施例中，鳍状场效晶体管的三维图。
图2至图7、图8a、图8b、图9a、图9b、图10a～图10d、图11a、图11b、图12a、图12b、图13a、图13b、图14a至图14k、图15a、图15b、图16a、及图16b是一些实施例中，制造负电容场效晶体管的鳍状场效晶体管与铁电场效晶体管的中间阶段的剖视图。
图14l是一些实施例中，沿着切穿负电容场效晶体管的鳍状场效晶体管与铁电场效晶体管的栅极结构中心的一维掺质轮廓图。
图14m是一些实施例中，负电容场效晶体管的鳍状场效晶体管与铁电场效晶体管的铁电栅极介电层，对应图14l中的掺质轮廓图的残留极化图。
其中，附图标记说明如下：
a-a，b-b，c-c：参考剖面
50：基板
50n，50p：区域
51：分隔线
52：鳍状物
54：绝缘材料
56：隔离区
58：通道区
60：虚置介电层
62：虚置栅极层
64：遮罩层
72：虚置栅极
73：界面层
74：遮罩
75，89：区域
77：高介电常数的介电层
77b：底部高介电常数的介电层
77i：中间高介电常数的介电层
77u：顶部高介电常数的介电层
79：掺质源层
80：栅极密封间隔物
82：源极/漏极区
86：栅极间隔物
87：接点蚀刻停止层
88：第一层间介电层
90：凹陷
91，92：栅极介电层
93：依序交错的介电层
94：栅极
94a：盖层
94b：功函数调整层
94c：填充材料
96：栅极遮罩
108：第二层间介电层
110：栅极接点
112：源极/漏极接点
具体实施方式
下述详细描述可搭配附图说明，以利理解本公开的各方面。值得注意的是，各种结构仅用于说明目的而未按比例绘制，如本业常态。实际上为了清楚说明，可任意增加或减少各种结构的尺寸。
下述内容提供的不同实施例或例子可实施本公开实施例的不同结构。特定构件与排列的实施例是用以简化而非局限本公开。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他额外构件而非直接接触。此外，本公开的多种实例可重复采用相同标号以求简洁，但多种实施例及/或设置中具有相同标号的元件并不必然具有相同的对应关系。
此外，空间性的相对用语如“下方”、“其下”、“下侧”、“上方”、“上侧”、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。
在本公开实施例中，说明负电容的鳍状场效晶体管装置，以及制作负电容场效晶体管与铁电场效晶体管装置于集成电路中的方法。此处说明的负电容场效晶体管与铁电场效晶体管装置所采用的栅极介电堆叠，包括铁电介电层与其他非铁电介电层(如界面层)的组合。实施例包括形成埋置于掺质源层中的非晶介电层，以及调整制作制程条件。可采用热处理掺杂介电层，以形成客制化的稳定铁电特性的铁电多晶介电层，如下详述。铁电介电层可提供负电容的层状物。负电容可与非铁电介电层的电容结合，以提供结合的介电堆叠的高电容。在装置中采用此介电堆叠(如作为晶体管的栅极介电层)时可提供优点。
此处所述的结构与方法的优点为可调整制程修整铁电介电层的负电容，以符合负电容场效晶体管所用的漏极电流对栅极电压的规格。此处所述的负电容场效晶体管与铁电场效晶体管为鳍状场效晶体管，其可为三维的金属氧化物半导体场效晶体管形成于鳍状的半导体带上。然而应理解此发明实施例可用于其他三维结构(如全绕式栅极金属氧化物半导体场效晶体管)或平面结构。
图1显示一些实施例中，鳍状场效晶体管的三维图。鳍状场效晶体管包括鳍状物52于基板50(如半导体基板)上。隔离区56位于基板50中，且鳍状物52自相邻的隔离区56之间向上凸起。虽然附图与说明中的隔离区56与基板50分开，此处所用的用语“基板”可用于单指半导体基板，或含有隔离区的半导体基板。此外，虽然示图中的鳍状物52为单一的连续材料如基板50，鳍状物52及/或基板50可包含单一材料或多种材料。在此说明中，鳍状物52指的是延伸于相邻隔离区56之间的部分。
栅极介电层92沿着鳍状物52的侧壁与上表面，而栅极94位于栅极介电层92上。源极/漏极区82相对于栅极介电层92与栅极94，位于鳍状物52的两侧中。图1亦显示后续示图所用的参考剖面。参考剖面a-a沿着栅极94的纵轴，并垂直于鳍状场效晶体管的源极/漏极区82之间的电流方向。参考剖面b-b垂直于参考剖面a-a，并沿着鳍状物52的纵轴与鳍状场效晶体管的源极/漏极区82之间的电流方向。参考剖面c-c平行于参考剖面a-a，并延伸穿过鳍状场效晶体管的源极/漏极区。后续示图将依据这些参考剖面以求示图清楚。
此处所述的一些实施例以栅极后制制程所形成的鳍状场效晶体管作说明。在其他实施例中，可采用栅极优先制程。此外，一些实施例可用于平面装置如平面场效晶体管。
图2至图14k及图15a至图16b是一些实施例中，制造鳍状场效晶体管的中间阶段的剖视图。图2至图7沿着图1所示的参考剖面a-a，差别在于多个鳍状物及/或鳍状场效晶体管。图8a、图9a、图10a、图11a、图12a、图13a、图14a、图14i、图15a、及图16a沿着图1所示的参考剖面a-a，图8b、图9b、图10b、图11b、图12b、图13b、图14b-图14h、图14j、图14k、图15b、及图16b沿着图1所示的类似剖面b-b，差别在于多个鳍状物及/或鳍状场效晶体管。图10c及图10d沿着图1所示的参考剖面c-c，差别在于多个鳍状物及/或鳍状场效晶体管。
在图2中，提供基板50。基板50可为半导体基板如基体半导体、绝缘层上半导体基版、或类似物，其可掺杂(比如掺杂p型或n型掺质)或未掺杂。基板50可为晶圆如硅晶圆。一般而言，绝缘层上半导体基板为半导体材料层形成于绝缘层上。举例来说，绝缘层可为埋置氧化物层、氧化硅层、或类似物。可提供绝缘层于基板上，一班为硅基板或玻璃基板。亦可采用其他基板如多层基板或组成渐变基板。在一些实施例中，基板50的半导体材料可包含硅、锗、半导体化合物(如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、及/或锑化铟)、半导体合金(如硅锗、磷砷化镓、砷化铝铟、砷化铝镓、砷化镓铟、磷化镓铟、及/或磷砷化镓铟)、或上述的组合。
基板50具有区域50n与区域50p。区域50n可用于形成n型装置如n型金属氧化物半导体晶体管，比如n型鳍状场效晶体管。区域50p可用于形成p型装置如p型金属氧化物半导体晶体管，比如p型鳍状场效晶体管。区域50n可与区域50p物理分隔(比如隔有分隔线51)，且任何数目的装置结构(如其他主动装置、掺杂区、隔离结构、或类似物)可位于区域50n与区域50p之间。
在图3中，形成鳍状物52于基板50中。鳍状物52为半导体带。在一些实施例中，鳍状物52形成于基板50中的方法可为蚀刻沟槽于基板50中。蚀刻可为可接受的蚀刻制程，比如反应性离子蚀刻、中性束蚀刻、类似方法、或上述的组合。蚀刻可为非等向。
可由任何合适方法图案化鳍状物。举例来说，可采用一或多道的光微影制程图案化鳍状物，包括双重图案化或多重图案化制程。一般而言，双重图案化或多重图案化制程结合光微影与自对准制程，其产生的图案间距可小于采用单一的直接光微影制程所得的图案间距。举例来说，一实施例形成牺牲层于基板上，并采用光微影制程图案化牺牲层。可采用自对准制程沿着图案化的牺牲层侧部形成间隔物。接着移除牺牲层，而保留的间隔物之后可作为遮罩以图案化鳍状物52。在一些实施例中，遮罩可保留于鳍状物52上。
在图4中，绝缘材料54形成于基板50之上与相邻的鳍状物52之间。绝缘材料54可为氧化物如氧化硅、氮化物、类似物、或上述的组合，且其形成方法可为高密度等离子体化学气相沉积、可流动的化学气相沉积(比如在远端等离子体系统中沉积化学气相沉积为主的材料，之后固化材料使其转换成另一材料如氧化物)、类似方法、或上述的组合。亦可采用任何可接受的制程所形成的其他绝缘材料。在所述实施例中，绝缘材料54可为可流动的化学气相沉积制程所形成的氧化硅。一旦形成绝缘材料，即可进行退火制程。在一实施例中，形成绝缘材料54会使多余的绝缘材料54覆盖鳍状物52。虽然图式中的绝缘材料54为单层，一些实施例可采用多层的绝缘材料54。举例来说，一些实施例可先沿着基板50与鳍状物52的表面形成衬垫层(未示出)。之后可形成上述的填充材料于衬垫层上。
在图5中，对绝缘材料54进行移除制程，以移除鳍状物52上的多余绝缘材料54。在一些实施例中，可采用平坦化制程如化学机械研磨、回蚀刻制程、上述的组合、或类似制程。平坦化制程露出鳍状物52，使完成平坦化制程之后的鳍状物52与绝缘材料54的上表面齐平。
在图6中，使绝缘材料54凹陷以形成浅沟槽隔离区56。绝缘材料54凹陷后，区域50n与区域50p中的鳍状物52的上侧部分自相邻的浅沟槽隔离区56之间凸起。此外，浅沟槽隔离区56的上表面可平坦(如图示)、凸起、凹陷(比如碟化)、或上述的组合。通过合适蚀刻，可使浅沟槽隔离区56的上表面平坦、凸起、及/或凹陷。可采用可接受的蚀刻制程使浅沟槽隔离区56凹陷，比如对绝缘材料54具有选择性的蚀刻制程(对绝缘材料54的蚀刻速率大于对鳍状物52的蚀刻速率)。举例来说，氧化物移除法可采用稀氢氟酸。
图2至图6所示的制成仅为如何形成鳍状物52的一例。在一些实施例中，鳍状物的形成方法可为外延成长制程。举例来说，可形成介电层于基板50的上表面上，并可蚀穿沟槽介电层以露出下方的基板50。可外延成长同质外延结构于沟槽中，且可使介电层凹陷，因此同质外延结构自介电层凸起以形成鳍状物。此外，一些实施例可采用异质外延结构作为鳍状物52。举例来说，可使图5中的鳍状物52凹陷，并外延成长不同于鳍状物52的材料于凹陷的鳍状物52上。在这些实施例中，鳍状物52包含凹陷材料以及位于凹陷材料上的外延成长材料。在其他实施例中，可形成介电层于基板50的上表面上，并可蚀穿介电层以形成沟槽。接着可外延成长不同于基板50的材料于沟槽中，以形成异质外延结构。使介电层凹陷后，异质外延结构自介电层凸起以形成鳍状物52。在一些实施例中，在外延成长同质外延结构或异质外延结构时，可原位掺杂外延成长的材料，因此可省略之前或之后的布植。不过原位掺杂亦可搭配布植掺杂。
此外，在区域50n(如n型金属氧化物半导体区)与区域50p(如p型金属氧化物半导体区)中外延成长不同的材料具有优点。在多种实施例中，鳍状物52的上侧部分的组成可为硅锗(sixge1-x，x可为0至1)、碳化硅、纯锗或实质上纯锗、iii-v族半导体化合物、ii-vi族半导体化合物、或类似物。举例来说，形成iii-v族半导体化合物的可行材料包含但不限于砷化铟、砷化铝、砷化镓、磷化铟、氮化镓、砷化镓铟、砷化铝铟、锑化镓、锑化铝、磷化铝、磷化镓、或类似物。
如图6所示，可形成合适井区(未示出)于鳍状物52及/或基板50中。在一些实施例中，可形成p型井于区域50n中，且可形成n型井于区域50p中。在一些实施例中，可形成p型井(或n型井)于区域50n及50p中。
在不同井型态的实施例中，可采用光阻或其他遮罩(未示出)以达区域50n与区域50p所用的不同布植步骤。举例来说，可形成光阻于区域50n中的鳍状物52与浅沟槽隔离区56上。图案化光阻以露出基板50的区域50p，比如p型金属氧化物半导体区。可采用旋转涂布技术形成光阻，并采用可接受的光微影技术图案化光阻。一旦图案化光阻，可在区域50p中进行n型杂质布植，而光阻可作为遮罩以实质上避免布植n型杂质至区域50n如n型金属氧化物半导体区中。布植至区域中的n型杂质可为磷、砷、锑、或类似物，其浓度可为小于或等于1018cm-3，比如介于约1016cm-3至约1018cm-3之间。在布植之后可移除光阻，且移除方法可为可接受的灰化制程。
在布植区域50p之后，可形成光阻于区域50p中的鳍状物52与浅沟槽隔离区56上。图案化光阻以露出基板50的区域50n如n型金属氧化物半导体区。可采用旋转涂布技术形成光阻，并采用可接受的光微影技术图案化光阻。一旦图案化光阻，可在区域50n中进行p型杂质布植，而光阻可作为遮罩以实质上避免布植p型杂质至区域50p如p型金属氧化物半导体区中。布植至区域中的p型杂质可为硼、二氟化硼、铟、或类似物，其浓度可为小于或等于1018cm-3，比如介于约1017cm-3至约1018cm-3之间。在布植之后可移除光阻，且移除方法可为可接受的灰化制程。
在布植区域50n与区域50p之后，可进行退火以活化布植的p型及/或n型杂质。在一些实施例中，外延的鳍状物的成长材料可在成长时原位掺杂，其可省略布植。不过原位掺杂亦可搭配布植掺杂。
在图7中，形成虚置介电层60于鳍状物52上。举例来说，虚置介电层60可为氧化硅、氮化硅、上述的组合、或类似物，且其形成方法可为依据可接受的技术进行的沉积或热成长。虚置栅极层62形成于虚置介电层60上，而遮罩层64形成于虚置栅极层62上。可沉积虚置栅极层62于虚置介电层60上，接着以化学机械研磨等方法平坦化虚置栅极层62。可沉积遮罩层64于虚置栅极层62上。虚置栅极层62可为导电或非导电材料，比如非晶硅、多晶硅、多晶硅锗、金属氮化物、金属硅化物、金属氧化物、或金属。虚置栅极层62的沉积方法可采用物理气相沉积、化学气相沉积、溅镀沉积、或本技术领域中用于沉积导电材料的已知其他技术。虚置栅极层62的组成可为在蚀刻隔离区时具有高蚀刻选择性的其他材料。举例来说，遮罩层64可为氮化硅、氮氧化硅、或类似物。在此例中，形成单一的虚置栅极层62与单一的遮罩层64以越过区域50n与区域50p。值得注意的是，虚置介电层60只覆盖鳍状物52的图式仅用于说明目的。在一些实施例中，可沉积虚置介电层60，使虚置介电层60覆盖浅沟槽隔离区56，并延伸于虚置栅极层62与浅沟槽隔离区56之间。
图8a至图16b显示制造实施例的装置的多种额外步骤。图8a至图16b所示的结构可在区域50n与区域50p中。举例来说，图8a至图16b所示的结构可用于区域50n与区域50p中。区域50n与区域50p中的结构差异(若存在)将搭配每一图说明。
在图8a及图8b中，可采用可接受的光微影与蚀刻技术图案化遮罩层64(见图7)以形成遮罩74。接着将遮罩74的图案转移至虚置栅极层62以形成虚置栅极72。在一些实施例中(未示出)，亦可将遮罩74的图案转移到虚置介电层60。虚置栅极72覆盖鳍状物52的个别通道区58。遮罩74的图案可用于物理分开每一虚置栅极72与相邻的虚置栅极。虚置栅极72的长度方向可实质上垂直于个别外延的鳍状物52的长度方向。
在图8a及图8b中，可形成栅极密封间隔物80于虚置栅极72、遮罩74、及/或鳍状物52的露出表面上。在热氧化或沉积之后，可非等向蚀刻以形成栅极密封间隔物80。栅极密封间隔物80的组成可为氧化硅、氮化硅、氮氧化硅、或类似物。
在形成栅极密封间隔物80之后，可进行轻掺杂源极/漏极区所用的布植(未示出)。在不同装置型态的实施例中，与图6所示的上述布植类似，可形成遮罩如光阻于区域50n上并露出区域50p，且可布植合适型态的杂质(如p型)至区域50p中露出的鳍状物52中。接着可移除遮罩。之后可形成遮罩如光阻于区域50p上并露出区域50n，且可布植合适型态的杂质(如n型)至区域50n中露出的鳍状物52中。接着可移除遮罩。n型杂质可为任何前述的n型杂质，而p型杂质可为任何前述的p型杂质。轻掺杂源极/漏极区的杂质浓度可为约1015cm-3至约1018cm-3。可采用退火活化布植的杂质。
在图9a及图9b中，形成栅极间隔物86于沿着虚置栅极72与遮罩74的侧壁的栅极密封间隔物80上。栅极间隔物86的形成方法可为顺应性沉积绝缘材料，接着非等向蚀刻绝缘材料。栅极间隔物86的绝缘材料可为氧化硅、氮化硅、氮氧化硅、碳氮化硅、上述的组合、或类似物。
在图10a及图10b中，形成外延的源极/漏极区82于鳍状物52中，可施加应力至个别的通道区中以改善效能。外延的源极/漏极区82形成于鳍状物52中，使每一虚置栅极72位于个别的多对相邻的外延的源极/漏极区82之间。在一些实施例中，外延的源极/漏极区82可延伸至鳍状物52中，亦可穿过鳍状物52。在一些实施例中，栅极间隔物86用于使外延的源极/漏极区82与虚置栅极72隔有合适的横向距离，避免外延的源极/漏极区82向外短接至最终鳍状场效晶体管其后续形成的栅极。
区域50n如n型金属氧化物半导体区中的外延的源极/漏极区82的形成方法，可为遮罩区域50p如p型金属氧化物半导体区，并蚀刻区域50n中的鳍状物52的源极/漏极区，以形成凹陷于鳍状物52中。接着外延成长区域50n中的外延的源极/漏极区82于凹陷中。外延的源极/漏极区82可包含任何可接受的材料，比如适用于n型鳍状场效晶体管的材料。举例来说，若鳍状物52为硅，则区域50n中的外延的源极/漏极区82包含的材料可施加拉伸应力至通道区58，比如硅、碳化硅、碳磷化硅、磷化硅、或类似物。区域50n中的外延的源极/漏极区82可具有自鳍状物52的个别表面隆起的表面，且可具有晶面。
区域50p如p型金属氧化物半导体区中的外延的源极/漏极区82的形成方法，可为遮罩区域50n如n型金属氧化物半导体区，并蚀刻区域50p中的鳍状物52的源极/漏极区以形成凹陷于鳍状物52中。接着外延成长区域50p中的外延的源极/漏极区82于凹陷中。外延的源极/漏极区82可包含任何可接受的材料，比如适用于p型鳍状场效晶体管的材料。举例来说，若鳍状物52为硅，区域50p中的外延的源极/漏极区82可包含施加压缩应力至通道区58中的材料如硅锗、硼化硅锗、锗、锗锡、或类似物。区域50p中的外延的源极/漏极区82可具有自鳍状物52的个别表面隆起的表面，且可具有晶面。
可布植掺质至外延的源极/漏极区82及/或鳍状物52以形成源极/漏极区，且布植方法可与形成轻掺杂源极/漏极区的前述制程类似。之后可进行退火。源极/漏极区的杂质浓度可介于约1019cm-3至约1021cm-3之间。源极/漏极区所用的n型及/或p型杂质可为任何前述杂质。在一些实施例中，可在成长外延的源极/漏极区82时进行原位掺杂。
在形成外延的源极/漏极区82于区域50n与区域50p中的外延制程之后，造成外延的源极/漏极区的晶面向外横向超出鳍状物52的侧壁。在一些实施例中，这些晶面造成相同的鳍状场效晶体管的相邻的源极/漏极区82合并，如图10c所示。在其他实施例中，完成外延制程之后的相邻的源极/漏极区82维持分开，如图10d所示。在图10c及图10d所示的实施例中，形成栅极间隔物86以覆盖鳍状物52的侧壁的一部分(其延伸高于浅沟槽隔离区56)，进而阻挡外延成长。在一些其他实施例中，可调整形成栅极间隔物86所用的间隔物蚀刻，以移除间隔物材料，使外延成长区延伸至浅沟槽隔离区56的表面。
在图11a及图11b中，沉积第一层间介电层88于图10a及图10b所示的结构上。第一层间介电层88的组成可为介电材料，且其沉积方法可为任何合适方法如化学气相沉积、等离子体辅助化学气相沉积、或可流动的化学气相沉积。介电材料可包含磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、未掺杂的硅酸盐玻璃、或类似物。亦可采用任何可接受的制程所形成的其他绝缘材料。在一些实施例中，接点蚀刻停止层87沉积于第一层间介电层88以及外延的源极/漏极区82、遮罩74、与栅极间隔物86之间。接点蚀刻停止层87可包含介电材料如氮化硅、氧化硅、氮氧化硅、或类似物，且与上方的第一层间介电层88具有不同蚀刻速率。
在图12a及图12b中，可进行平坦化制程如化学机械研磨，使第一层间介电层88的上表面与虚置栅极72或遮罩74的上表面齐平。平坦化制程亦可移除虚置栅极72上的遮罩74，以及栅极密封间隔物80与栅极间隔物86沿着遮罩74的侧壁的部分。在平坦化制程之后，虚置栅极72、栅极密封间隔物80、栅极间隔物86、与第一层间介电层88的上表面齐平。综上所述，自第一层间介电层88露出虚置栅极72的上表面。在一些实施例中可保留遮罩74，而平坦化制程使第一层间介电层88的上表面与遮罩74的上表面齐平。
在图13a及图13b中，蚀刻制程移除虚置栅极72(与遮罩74，若存在)，以形成凹陷90。可采用湿式化学蚀刻或干蚀刻制程(如非等向的反应性离子蚀刻)。在移除虚置栅极72时，虚置介电层60可作为蚀刻停止层。在一些实施例中，蚀刻制程包含的蚀刻剂可选择性蚀刻虚置栅极72(与遮罩74，若存在)，而不明显蚀刻第一层间介电层88、接点蚀刻停止层87、栅极间隔物86、与栅极密封间隔物80。在图13a及图13b所示的一些实施例中，亦可采用对虚置介电层60的移除速率大于对通道区58、浅沟槽隔离区56、第一层间介电层88、栅极间隔物86、与栅极密封间隔物80的移除速率的蚀刻剂，移除凹陷90中的虚置介电层60的一部分。移除凹陷90中的虚置介电层60的一部分，以露出个别鳍状物52的通道区58。每一通道区58位于多对相邻的外延的源极/漏极区82之间。
应理解的是，不同于图13a及图13b所示的多种结构亦属可能。举例来说，一些其他实施例只移除虚置栅极72，并保留虚置介电层层60，且凹陷90露出虚置介电层60。在一些实施例中，可移除栅极密封间隔物80与虚置介电层60的部分。
图14a至图14k显示形成置换栅极结构(介电层与导电层)的制程步骤。包括置换栅极介电层与导电层的结构，可视作最终栅极结构。此处所述的负电容场效晶体管与铁电场效晶体管的鳍状场效晶体管的最终栅极结构，其采用的栅极介电堆叠形成于通道区58上，并包括非铁电的栅极介电层与铁电的栅极介电层。如上述解释，栅极介电堆叠包括铁电的栅极介电层以产生负电容分量，其可与非铁电的栅极介电层的电容结合，有助于增加结合的栅极介电堆叠的电容，使晶体管具有陡峭的次临界斜率。由下式可知负电容分量可增加栅极介电堆叠的电容：1/(栅极介电堆叠的电容)＝1/(非铁电的栅极介电层的电容)-1/(铁电的栅极介电层的负电容)。铁电的栅极介电层的负电容，为铁电的栅极介电层依据其铁电特性所提供的负电容。晶体管的次临界斜率越陡峭，则可在相同电源电压下提供越高的驱动电流(比如较高的开启电流/关闭电流比例)，或在较低的电源电压下提供相同的驱动电流(比如相同的开启电流/关闭电流比例)，以在相同切换速度下减少主动能耗。
图14a及图14b显示置换栅极介电层。两个介电层为非铁电介电层如界面层73，与铁电的栅极介电层91。铁电的栅极介电层91可为高介电常数(比如大于氧化硅的介电常数)的介电层。在一些实施例中，铁电的栅极介电层91的介电常数大于约7.0。可调整这些层的形成制程以得非铁电的界面层73与铁电的栅极介电层91的厚度与介电特性，以提供栅极介电堆叠所需的电容，以及特用于低待机电源(低关闭电流)应用的漏极电流对栅极电压曲线，如下详述。
在图14a及图14b所示的实施例中，可形成界面层73以与凹陷90中的通道区58的露出表面(如侧壁与上表面)相邻，且其形成方法可为化学氧化露出的半导体。氧化凹陷90中露出的通道区58的半导体，可形成一致的氧化物膜于露出表面上。在一些实施例中，通道区58的半导体可为硅或锗，而界面层73可为氧化硅或氧化锗。在一些实施例中，可进行热氧化技术如快速热氧化，其温度为约500℃至约1000℃，并可采用稀释的氧(浓度为0.01％至50％)。
在一些实施例中，可由湿式化学法氧化露出的半导体(如硅)，比如将晶圆浸入稀释臭氧化水浴，其温度为约25℃至约80℃。臭氧浓度可介于1ppm至10ppm之间。举例来说，可调整快速热氧化所用的温度及/或氧浓度，及/或稀释臭氧化水浴制程所用的臭氧浓度，以调整界面层73的厚度(比如约0.5nm至约2nm)。在一些其他实施例中(未示出)，界面层73的形成技术可采用化学气相沉积技术。
如图14a及图14b所示，顺应性地沉积铁电栅极介电层91，以覆盖凹陷90之外的第一层间介电层88、接点蚀刻停止层87、栅极间隔物86、与栅极密封间隔物80。铁电栅极介电层91更延伸至栅极密封间隔物80的侧壁上、界面层73上、与鳍状物52的通道区58的两侧侧壁之外的浅沟槽隔离区56的露出表面上的凹陷90中。在此处所述的实施例中，最终栅极结构中的铁电的栅极介电层91包含高介电常数的铁电介电层，比如斜晶相的多晶氧化铪。在一些实施例中，可采用掺质稳定化铁电的栅极介电层91所用的铁电材料的结晶相。举例来说，掺质如硅、镧、锆、类似物、或上述的组合可稳定斜晶相的氧化铪。举例来说，可采用依序交错的介电层将掺质导入氧化铪，其中相邻的介电层在掺质源层与高介电常数的介电层(如非晶氧化铪层)之间交错。在形成依序交错的介电层之后，可进行热处理(如沉积后退火)以导入掺质，并将依序交错的介电层转换成稳定的铁电的栅极介电层91。调整掺质源层的形成制程(如原子层沉积或等离子体辅助原子层沉积制程)与将掺质掺入多晶氧化铪的斜晶向晶粒的制程(如沉积后退火制程)的参数，可调整铁电栅极介电层91的铁电性质与负电容。在一些实施中，可采用其他介电材料如氧化锆或氧化铪-氧化锆固体溶液，且可采用掺杂如镁、铝、或钇。形成铁电的栅极介电层91的方法，将搭配图14b的区域75详述于下。
图14c至图14g显示多个实施例中，形成铁电的栅极介电层91的中间制程步骤的详细剖视图。在图14c至图14g所示的例子中，依序交错的介电层93所需的厚度可为约1nm至约10nm，比如3nm。依序交错的介电层93形成于界面层73上，且界面层73的厚度为约0.5nm至约2nm，比如约
最终的负电容场效晶体管与铁电场效晶体管装置包括界面层73与铁电的栅极介电层91。在采用铁电的栅极介电层91的实施例中，界面层73可决定最终的负电容场效晶体管与铁电场效晶体管装置的电流-电压与电容-电压特性是否稳定(比如无磁滞)。若界面层73小于0.5nm，则电性可能不稳定。若界面层73大于5nm，则总栅极电容对目标晶体管的设计而言可能过低。
虽然图14c至图14g所示的实施例采用三个高介电常数的介电层77与两个掺质源层79，但应理解其他实施例可采用不同数目的高介电常数的介电层77及/或不同数目的掺质源层79。亦应理解的是，虽然图14c至图14g所示的实施例中，依序交错的介电层93的第一层与最后一层均为高介电常数的介电层77，其他实施例的依序交错的介电层93中的第一层及/或最后一层可为掺质源层79。
图14c是一实施例中，均匀掺质的依序交错的介电层93。在图14c中，将两个掺质源层79以大致相同间隔，搭配底部高介电常数的介电层77b、中间高介电常数的介电层77i、与顶部高介电常数的介电层77u置于界面层73上，且高介电常数的介电层各自厚约0.05nm至约3nm(比如厚0.5nm)。底部高介电常数的介电层77b、中间高介电常数的介电层77i、与顶部高介电常数的介电层77u的大致相同厚度，与依序交错的介电层93的总厚度之间的比例，可为约0.005至约0.3(比如0.2)。
图14d是一实施例中，顶部掺质的依序交错的介电层93。在图14d中，两个最靠近的掺质源层79靠近依序交错的介电层93的顶部(远离界面层73)，其形成方法可为形成较厚的底部高介电常数的介电层77b，其厚度为约0.5nm至约5nm，比如1nm。底部高介电常数的介电层77b与依序交错的介电层93的总厚度之间的比例，大致为约0.5至约0.9，比如0.7。如图14d所示的中间高介电常数的介电层77i的厚度，可大致等于顶部高介电常数的介电层77u之后。每一高介电常数的介电层(如中间高介电常数的介电层77i或顶部高介电常数的介电层77u)的厚度可为约0.05nm至约2nm，比如约0.5nm。每一高介电常数的介电层(如中间高介电常数的介电层77i或顶部高介电常数的介电层77u)的厚度，与依序交错的介电层93的总厚度之间的比例，可为约0.01至约0.3，比如约0.1。
图14e所示的实施例为中间掺质依序交错的介电层93。在图14e中，两个掺质源层79隔有较薄的中间高介电常数的介电层77i，并以依序交错的介电层93的中心大致对称。较薄的中间高介电常数的介电层771的厚度可用于分开两个掺质源层79，其可为约0.05nm至约2nm(比如约0.5nm)。中间高介电常数的介电层77i的厚度与依序交错的介电层93的总厚度之间的比例，大致为约0.01至约0.3，比如0.1。在图14e所示的例子中，底部高介电常数的介电层77b与顶部高介电常数的介电层77u的厚度大致相同，且各自为约0.2nm至约4nm(比如1nm)。底部高介电常数的介电层77b与顶部高介电常数的介电层77u各自的厚度与依序交错的介电层93的厚度之间的比例，可为约0.2至约0.4(比如0.3)。
图14f所示的实施例为底部掺质的依序交错的介电层93。在图14f中，两个紧邻的掺质源层靠近界面层73，其形成方法可为形成较薄的底部高介电常数的介电层77b，其厚度可为约0.05nm至约2nm，比如1nm。底部高介电常数的介电层77b的厚度与依序交错的介电层93的总厚度之间的比例，可为约0.05至约0.3，比如0.1。两个紧邻的掺质源层79之间的中间高介电常数的介电层77i的厚度，可为约0.05nm至约2nm，比如0.5nm。两个紧邻的掺质源层79之间的中间高介电常数的介电层77i的厚度，与依序交错的介电层93的总厚度之间的比例，大致为约0.05至约0.3，比如0.1。在图14f所示的例子中，较厚的顶部高介电常数的介电层77u可形成于掺质源层上，且厚度为约0.5nm至约5nm，比如约2nm。顶部高介电常数的介电层77u的厚度，与依序交错的介电层93的总厚度之间的比例，大致为约0.5至约0.9，比如0.7。
图14g中的实施例为边缘掺质的依序交错的介电层93。在图14g中，掺质源层靠近依序交错的介电层93的两边缘，其形成方法可为形成较薄的底部高介电常数的介电层77b与顶部高介电常数的介电层77u，并形成较厚的中间高介电常数的介电层77i于两个掺质源层79之间。底部高介电常数的介电层77b与顶部高介电常数的介电层77u的厚度可大致相同，且可为约0.05nm至约2nm，比如0.5nm。底部高介电常数的介电层77b与顶部高介电常数的介电层77u各自的厚度与依序交错的介电层93的总厚度之间的比例，可大致为约0.05至约0.3，比如0.1。用于分开两个掺质源层79的较厚的中间高介电常数的介电层77i，其厚度可为约0.5nm至约9nm，比如2nm。中间高介电常数的介电层77i与依序交错的介电层93的总厚度的比例大致为约0.5至约0.9，比如0.7。
分析图14c至图14g的例子，可知调整依序交错的介电层93中的掺质源层79的位置，可改变铁电的栅极介电层91的掺质浓度轮廓与铁电特性，如搭配图14l及图14m说明的下述内容。
如图14c至图14g所示，在高介电常数的介电层77(比如非晶氧化铪层)与掺质源极层79之间的依序交错的介电层，其沉积于界面层73可采用化学气相沉积、原子层沉积、等离子体辅助原子层沉积、类似方法、或上述的组合。举例来说，掺质源层79的材料可包含氧化硅、氧化镧、或氧化锆以分别用于掺质源如硅、镧、或锆。
在采用原子层沉积技术形成依序交错的介电层93的一些实施例中，可在沉积高介电常数的介电层77(如非晶氧化铪层)之前，准备羟基化的表面(以氢原子封端)。沉积高介电常数的介电层77的每一原子层沉积反应循环，可包含两个反应脉冲以及每一反应脉冲之后的净化。在第一反应脉冲时，可采用第一前驱物气体如四氯化铪或烷基胺基铪(如四(乙基甲基胺基)铪、四(二甲基胺基)铪、或四(二乙基胺基)铪)作为形成氧化铪所需的铪原子源。将铪源气体导入反应腔室的流速可为约100sccm至约1000sccm，将载气如氮气、氩气、或氦气导入反应腔室的流速可为约100sccm至约1000sccm，且将铪源气体与载气导入反应腔室的时间可为约0.1秒至约60秒。腔室压力可为约1torr至约10torr，且温度可为约200℃至约400℃。表面与气体的反应发生在前驱物气体的铪取代表面原子处，且新的表面以前驱物分子的多对配体(若采用四(乙基甲基胺基)铪作为前驱物，则多对的配体为乙基甲基胺基)封端，且每一对的配体结合至一铪原子。
第一净化脉冲历时约0.1秒至约60秒，其采用的净化气体如氮气、氩气、或氦气的流速可为约100sccm至约10000sccm，以自腔室移除副产物与多余的铪源前驱物气体。
第一净化脉冲之后可进行原子层沉积反应循环的第二反应脉冲，其可将第二前驱物气体如臭氧、氧气、水、或重水导入反应腔室，以提供形成氧化铪所需的氧原子。在一些实施例中，导入氧源气体的流速可为约100sccm至约10000sccm，而导入载气如氮气、氩气、或氦气的流速可为约100sccm至约10000sccm，且历时约0.1秒至约60秒。腔室压力可为约1torr至约10torr，且温度可为约200℃至约400℃。与第二前驱物气体的表面-气体反应，可使表面的配体自铪原子脱离。在采用水或重水的实施例中，自由配体可与氢结合(如(甲基乙基胺基)氢或(甲基乙基胺基)氘)以形成气态副产物，而来自水或重水的-oh或-od可与铪结合以产生氢原子或氘原子封端的新羟基化表面。在采用臭氧或氧气的实施例中，分离的配体会进行后续氧化反应，以形成最终副产物如水、甲醛、二氧化碳、一氧化氮、二氧化氮、或类似物。存在于副产物水中的羟基可使表面再羟基化。举例来说，一些实施例的第二反应脉冲包括导入臭氧(流速为约500sccm至约10000sccm)与氮气或氩气，且历时约1秒至约20秒。腔室压力可为约1torr至约10torr，而温度可为约200℃至约400℃。在此实施例中，亦可采用氮气或氩气作为净化气体。
可进行第二净化脉冲(与前述的第一净化脉冲类似)，以自反应腔室移除副产物与多余的氧源气体。
举例来说，可重复任意数目的上述原子层沉积反应循环，比如采用第一前驱物气体(铪源气体)的第一反应脉冲、第一净化脉冲、采用第二前驱物气体(氧源气体)的第二反应脉冲、与第二净化脉冲，以形成所需厚度的高介电常数的介电层77(如非晶氧化铪层)。
在一些实施例中，可采用等离子体辅助原子层沉积制程以形成高介电常数的介电层77(如非晶氧化铪层)。举例来说，可采用与前述热原子层沉积制程所用的气体与制程参数类似的方式，进行等离子体辅助原子层沉积制程的第一反应脉冲与第一净化脉冲。
在等离子体辅助原子层沉积反应循环的第二反应脉冲时，直接等离子体或远端等离子体可导入氧源前驱物气体。射频功率可为约10w至约2000w，其频率可为约10mhz至约20mhz，且采用的直流电偏压可为约0v至约100v。等离子体可采用臭氧、氧气、水、或重水作为制程气体(其流速可为约100sccm至约10000sccm)与载气如氩气或氦气(其流速可为约100sccm至约10000sccm)，且导入制程气体与载气的时间可为约0.1秒至约60秒。腔室压力可为约1torr至约10torr。
等离子体可增加氧化物种的反应性，因此可减少等离子体辅助原子层沉积制成的腔室温度(相对于上述的热原子层沉积制程)。举例来说，等离子体辅助原子层沉积制程所用的温度可为约100℃至约400℃。
第二净化脉冲与上述的第一净化脉冲类似，其可自反应腔室移除副产物与多余的氧源气体。
在采用等离子体辅助的原子层沉积的实施例中，由于制程温度降低，可采用有机金属的铪前驱物作为第一前驱物气体(以取代第一前驱物气体如四氯化铪或烷基胺基铪)。举例来说，第一反应脉冲时可采用茂基三(二甲基胺)铪。
掺质源层79的形成方法亦可采用原子层沉积制程。举例来说，掺质源层79的形成方法可采用原子层沉积反应循环，其中第一前驱物气体可提供掺质源层79的掺质原子(如硅源气体、镧源气体、或锆源气体)。硅掺质所用的前驱物可为四氯化硅、硅烷、3-氨丙基三甲基硅烷、乙硅烷、或类似物。镧掺质所用的前驱物可为三茂基镧、三(2，2，6，6-四甲基-3，5-庚二酮酸)镧、三(n，n'-二异丙基甲脒)镧、或类似物。锆掺质所用的前驱物可为四氯化锆、茂基三(二甲基胺基)锆、四(甲基乙基胺基)锆、四(二甲基胺基)锆、或类似物。第一反应脉冲可历时0.1秒至约60秒，而导入反应腔室的掺质前驱物气体流速可为约100sccm至约10000sccm，且导入反应腔室的载气如氮气、氩气、或氩气的流速可为约100sccm至约10000sccm。腔室压力可为约1torr至约10torr，而温度可为约200℃至约400℃。
原子层沉积制程的第一反应脉冲之后可进行净化脉冲，接着可进行第二反应脉冲。第二反应脉冲时，可将第二前驱物气体如臭氧、氧气、水、或重水导入反应腔室，以提供表面与气体反应形成掺质氧化物的单层所需的氧源。第二反应脉冲可历时0.1秒至约60秒，且氧源气体导入反应腔室的流速可为约100sccm至约10000sccm，而载气导入反应腔室的流速可为约100sccm至约10000sccm。在第二反应脉冲之后，可进行另一净化制程以完成一次反应循环，如上所述。
在一些实施例中，等离子体辅助原子层沉积制程可用于形成掺质源层79。举例来说，可采用与前述热原子层沉积制程所述的气体与制程参数类似的方式，进行等离子体辅助原子层沉积制程的第一反应脉冲与第一净化脉冲。
一些实施例在等离子体辅助原子层沉积反应循环的第二反应脉冲时，直接等离子体或远端等离子体可导入氧源前驱物。射频功率可为约10w至约2000w，而频率可为10mhz至约20mhz，且采用的直流电偏压可为约0v至约100v。等离子体可采用臭氧、氧气、水、或重水作为制程气体(其流速为约100sccm至约10000sccm)，并采用载气如氩气或氦气(其流速为约100sccm至约10000sccm)，且导入制程气体与载气的时间为约0.1秒至约60秒。腔室压力可为约1torr至约10torr。等离子体可增加氧化物种的反应性，因此可降低等离子体辅助原子层沉积制程温度(相对于前述的热原子层沉积制程)。举例来说，等离子体辅助原子层沉积制程的温度可为约100℃至约400℃。
在采用等离子体辅助原子层沉积的实施例中，可采用额外的前驱物以用于掺质(比如用于硅掺质的二(二乙胺)硅烷、用于镧掺质的三(异丙基茂基)镧、或用于锆掺质的三(二甲胺基)茂基锆)。
在一些实施例中，可采用超过一种掺质物种。在形成个别层状物时，可控制原子层沉积/等离子体辅助原子层沉积掺质反应循环与氧化铪反应循环的数目，以精准控制每一掺质源层79与每一高介电常数的介电层77的厚度。可在形成依序交错的介电层93的原子层沉积(及/或等离子体辅助原子层沉积)的反应循环的适当处的氧化铪反应循环之间，插入必要数目的掺质反应循环，以精准控制掺质源层79的物理位置。
在图14h中，可在完成沉积依序交错的介电层93之后，进行沉积后退火。在一些实施例中，在氮气环境或稀释的氧气环境中进行沉积后退火。沉积后退火可为快速热退火(其温度为约600℃至约1100℃，且浸入时间为约10秒至约10分钟)，或峰值退火(其温度为约750℃至约1100℃)。沉积后退火可用于将非铁电的依序交错的介电层93转换成铁电的栅极介电层91。举例来说，一些实施例的沉积后退火可使非晶的氧化铪层如高介电常数的介电层77结晶，并稳定晶粒相至斜晶相的多晶氧化铪。在沉积后退火使非晶氧化铪结晶时，可将掺质原子自掺质源层79导入氧化铪结晶。在一些实施例中，导入铁电的栅极介电层91的掺质原子数，与存在于铁电的栅极介电层91的原子总数之间的比例，可为约0.5％至约30％(对硅掺质而言)、约0.5％至约50％(对镧掺质而言)、或约5％至约80％(对锆掺质而言)，以提供稳定的铁电的栅极介电层91。若掺质原子比例小于上述范围，则不足以稳定多晶氧化铪的斜方晶向，造成材料的铁电特性降低。掺质原子比例大于上述范围，则会减少稳定于斜方晶向中的多晶氧化铪材料的比例，造成铁电栅极介电层91的残留极化减少。残留极化减少会造成负电容不足。
铁电栅极介电层91的厚度可为约1nm至约10nm。若铁电栅极介电层91的厚度小于1nm，则最终负电容场效晶体管与铁电场效晶体管装置的栅极介电层其漏电流大及/或时间相关的介电崩溃寿命短。若铁电的栅极介电层91的厚度大于10nm，则整体的栅极电容对目标的晶体管设计而言会过低。在采用原子层沉积或等离子体辅助原子层沉积形成铁电的栅极介电层91的实施例中，可精准控制其厚度。除了改变掺质源层的位置，还可改变沉积后退火的制程参数如热预算，以调整最终掺质浓度轮廓与铁电特性。
图14i及图14j亦显示栅极94。栅极94沉积于铁电的栅极介电层91上，并填入凹陷90的其余部分。在填入栅极凹陷90之后，可进行平坦化制程如化学机械研磨，以自第一层间介电层88的上表面上移除铁电的栅极介电层91与栅极94的多余部分。图14i及图14j显示完成平坦化步骤之后的栅极结构。如图14j所示的鳍状场效晶体管的剖视图中，栅极94镶嵌于两个栅极密封间隔物80之间。剖视图沿着鳍状物52的纵轴(如图1所示的参考剖面b-b)。如图14i所示的鳍状场效晶体管的剖视图中，栅极结构位于两个鳍状物52与浅沟槽隔离区56上。剖视图沿着栅极94的纵轴(如图1所示的参考剖面a-a)。在图14i中，栅极结构包括界面层73、铁电的栅极介电层91、与栅极94，且沿着鳍状物52的通道区58的上表面与侧壁延伸。在一些实施例中，铁电的栅极介电层91与栅极94可进一步延伸于鳍状物52的通道区58的两侧侧壁之外的浅沟槽隔离区56上。
图14k显示图14j的区域89的细节图。如图14k所示，栅极94可包括含金属材料如氮化钛、氮化钛硅、氧化钛、氮化钽、氮化钽硅、碳化钽、钴、钌、铝、钨、上述的组合、或上述的多层。举例来说，虽然图14j显示单层的栅极94，栅极94可包含任意数目的盖层94a(亦视作衬垫层)、任何数目的功函数调整层94b、与填充材料94c，如图14k所示。可视情况在沉积盖层94a之后进行退火。在一些实施例中，依序交错的介电层93较厚(比如大于3nm)，可视情况进行沉积后退火步骤，并可采用沉积盖层后退火，以将非铁电的依序交错的介电层93转换成铁电的栅极介电层91。
在一些实施例中，可同时形成铁电的栅极介电层91于区域50n与区域50p中，使每一区中的铁电的栅极介电层91的组成可为相同材料。但可由分开制程形成栅极94，使栅极94可包含不同材料，以达n型金属氧化物半导体与p型金属氧化物半导体晶体管的个别栅极94所需的不同功函数。在一些实施例中，可采用相同或分开的制程的其他组合，以形成铁电的栅极介电层91及/或栅极94于每一区中。在进行分开制程时，可采用多种遮罩步骤以遮罩并露出合适区域。
图14l显示对应图14c至图14g的五个实施例的一维掺质浓度轮廓。图14c至图14g的个别掺质浓度轮廓标示于图14l中。图14l所示的五个样品的掺质浓度轮廓为导入铁电的栅极介电层91的硅掺质(见图14h至图14j)，其形成方法采用相同的沉积后退火制程条件，比如温度约900℃的峰值退火。图14l是掺质浓度轮廓对深度的图式，而深度方向垂直于源极/漏极区之间的电流方向。自负电容场效晶体管的鳍状场效晶体管的栅极94至半导体通道区58的方向中的深度增加，如图14i及图14j所示。图14l所示的水平箭头表示栅极94、栅极介电堆叠(比如铁电的栅极介电层91与非铁电的界面层73)、与半导体通道区58的大致位置。举例来说，可由能量色散x光光谱与穿透式电子显微镜的电子束的电子能量损失光谱确认轮廓。
如图14l所示的资料，可依据掺质源层79的位置改变掺质轮廓。举例来说，图14c至图14g所示的多种实施例之间，可改变栅极介电堆叠中的掺质浓度峰值位置。对应依序交错的介电层93的顶部掺质与边缘掺质的掺质轮廓(见图14d及图14g)，可在靠近栅极介电堆叠的顶部界面(栅极94与铁电的栅极介电层91之间的界面)呈现峰值。采用均匀掺质的依序交错的介电层93(见图14c)或中间掺质的依序交错的介电层93(见图14e)的实施例，其掺质轮廓的峰值靠近栅极介电堆叠的中心。
本公开实施例所述的方法形成的铁电的栅极介电层91，其掺质轮廓具有较高的掺质浓度渐变特性。在一些实施例中，如图14l所示的掺质浓度轮廓，掺质浓度在短距离中自最大值的一半提高到峰值，并降回最大值的一半。此距离可视作掺质浓度轮廓的半高宽。在图14l所示的例子中，含有铁电的栅极介电层91与非铁电的界面层73的栅极介电堆叠的厚度大致为2.4nm，且掺质浓度分布的半高宽大致为1.8nm、0.98nm、1.5nm、与1.1nm以分别对应均匀掺质、顶部掺质、中间掺质、与边缘掺质的依序交错的介电层93。在一些实施例中，铁电的栅极介电层91的掺质浓度轮廓的半高宽可为约0.3nm至约3nm，而峰值掺质浓度可为约1013cm-2至约1015cm-2。在一些实施例中，沿着与半导体通道区58相邻的界面层表面的掺质浓度，可为约1x1013cm-2至约1x1015cm-2。
采用边缘掺质的依序交错的介电层93(见图14g)具有两个分开区域，其掺质浓度对深度的曲线为凸起(如双峰掺质轮廓)。若在任何深度从顶部向下观察的曲线为凸形(或凹形)，则掺质浓度对深度的曲线曲率在此深度视作凸形(或凹形)。举例来说，最大值附近的曲率是凸形，而最小值附近的曲率是凹形。虽然边缘掺质的实施例中的掺质源层大致对称于依序交错的介电层93的中心(见图14g)，图14l中的个别掺质轮廓14g不对称，其掺质主要导入铁电的栅极介电层91的上侧部分(远离界面层73的部分)。
图14l显示一些实施例中，铁电的栅极介电层91的掺质轮廓可依据掺质源层的位置改变，比如改变形成依序交错的介电层93的反应脉冲的顺序。图14m显示掺质轮廓的个别变化，可调整铁电的介电层的电性。举例来说，图14m显示在形成依序交错的介电层93时改变掺质源层79的位置，比如图14c至图14g所示的形成依序交错的介电层93的多种例子，可达铁电的栅极介电层91的铁电特性差异。图14m中的图表所比较的铁电特性，为铁电栅极介电层91的残留极化。一般而言，介电材料中的电极化为电场的函数。一般而言，电场＝0则电极化＝0。但在铁电介电层中，电极化对电场的曲线非线性且具有磁滞回线，因此电场＝0时的电极化≠0。电极化＝0时的电场为残留极化。施加到力的反向电场(视作矫顽场)可为0。磁滞的上升部分上的残留极化(与矫顽场)的极性，与下降部分上的个别极性相反。残留极化可提供负电容，因此提供较陡峭的次临界斜率与开启电流/关闭电流比例。综上所述，选择的实施例根据所需的电性，掺质源层79的位置可提供高残留极化。如上详述，在形成依序交错的介电层93所用的原子层沉积(及/或等离子体辅助原子层沉积)反应循环中，可依序进行掺质反应循环与氧化铪反应循环，以精准控制掺质源层的位置至原子等级。这有助于减少装置电性的变异，进而改善制造良率。
图14m显示对应图14c至图14g的五个实施例的不同残留极化值。图14c至图14g的个别掺质轮廓与残留极化标示于图14l及14m中。此外，第六残留极化(图14m中标示为a点)对应相同制程所形成的未掺杂氧化铪层，除了沉积对应介电层所用的原子层沉积及/或等离子体辅助原子层沉积反应循环，只有氧化铪反应循环。综上所述，沉积后退火制程时不存在掺质源层79。在图14m中，a点标示的残留极化与14c至图14g标示的残留极化间的比较，指出多晶氧化铪层中包含的掺质可增加铁电的栅极介电层91的残留极化，以稳定斜方晶向中增加的晶粒。此可提供较陡峭的次临界斜率与输入电流/输出电流的比例，如上所述。图14m所示的结果更指出掺质源层79在依序交错的介电层93中的位置，可用于调整铁电的栅极介电层91的铁电特性如残留极化与矫顽场。举例来说，图14c及图14e标示的残留极化值(分别对应图14c及图14e所示的均匀掺质与中间掺质)低于图14d、图14f、及图14g标示的残留极化值(分别对应图14d、图14f、及图14g所示的顶掺质、底掺质、与边缘掺质)。
在一些实施例中，可调整依序交错的介电层93中的掺质源层79的物理位置，使最终负电容场效晶体管与铁电场效晶体管中的铁电的栅极介电层91的残留极化自约0.1μc/cm2改变至约10μc/cm2。在采用原子层沉积及/或等离子体辅助原子层沉积技术沉积掺质源层79与高介电常数的栅极介电层77时，可精准控制掺质源层79的物理位置与厚度。如图14m所示，图14d、图14f、及图14g的实施例与图14c及图14e的实施例相较，具有较高的残留极化。图14l的两组掺质轮廓之间的比较中，一组包含图14d、图14f、及图14g，而另一组包含图14c及图14e。上述比较指出大部分掺质远离铁电的栅极介电层91的中心的不均匀掺质轮廓，可提供较高的残留极化。较高的残留极化可提供更负的电容，因此提供更陡峭的次临界斜率与开启电流/关闭电流比例，如上所述。精准控制掺质源层79的位置以控制铁电特性，有利于设计关闭特性改良的稳定负电容场效晶体管。
在图15a及图15b中，沉积第二层间介电层108于第一层间介电层88上。在一些实施例中，第二层间介电层108为可流动的化学气相沉积法所形成的可流动膜。在一些实施例中，第二层间介电层108的组成为介电材料如磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、未掺杂的硅酸盐玻璃、或类似物，且其沉积方法可为任何合适方法如化学气相沉积或等离子体辅助化学气相沉积。在一些实施例中，形成第二层间介电层108之前，可使栅极堆叠(含铁电栅极介电层91与对应的上方栅极94)凹陷，而凹陷直接形成于栅极堆叠之上与栅极间隔物86的两侧部分之间，如图15a及图15b所示。将栅极遮罩96(包括一或多层的介电材料如氮化硅、氮氧化硅、或类似物)填入凹陷，接着以平坦化制程移除延伸于第一层间介电层88上的栅极遮罩96所用的介电材料的多余部分。后续形成的栅极接点110(图16a及图16b)穿过栅极遮罩96，以接触凹陷的栅极94的上表面。
在图16a及图16b的一些实施例中，形成栅极接点110与源极/漏极接点112穿过第二层间介电层108与第一层间介电层88。形成源极/漏极接点112所用的开口穿过第一层间介电层88与第二层间介电层108，并形成栅极接点110所用的开口穿过第二层间介电层108与栅极遮罩96。开口的形成方法可采用可接受的光微影与蚀刻技术。形成衬垫层(如扩散阻障层、粘着层、或类似物)与导电填充材料于开口中。衬垫层可包含钛、氮化钛、钽、氮化钽、或类似物。导电材料可为铜、铜合金、银、金、钨、钴、铝、镍、或类似物。可进行平坦化制程如化学机械研磨，以自第二层间介电层108的表面移除多于材料。保留的衬垫层与导电填充材料可形成源极/漏极接点112与栅极接点110于开口中。可进行退火制程以形成硅化物于外延的源极/漏极区82与源极/漏极接点112之间的界面。源极/漏极接点112物理且电性耦接至外延的源极/漏极区82，而栅极接点110物理且电性耦接至栅极94。可由不同制程或相同制程形成源极/漏极接点112与栅极接点110。虽然附图中的接点形成于相同剖面，但应理解源极/漏极接点112与栅极接点110的每一者可形成于不同剖面以避免接点短路。
本公开实施例提供负电容场效晶体管与铁电场效晶体管装置的制作方法，其采用的铁电的介电膜具有可调的铁电特性(如残留极化与矫顽场)，比如负电容场效晶体管与铁电场效晶体管装置的栅极介电堆叠的铁电的栅极介电层91。采用此处所述的实施例的优点之一，系改变含有高介电常数的介电层77与掺质源层79的依序交错的介电层93中的掺质源层位置即可调整铁电特性，其中采用原子层沉积及/或等离子体辅助原子层沉积技术，可使掺质源层79的位置达到原子级的准确度。在沉积依序交错的介电层93之后，可采用沉积后退火将依序交错的介电层93转换成铁电栅极介电膜。如上所述，控制铁电特性可提供稳定的负电容场效晶体管与铁电场效晶体管的鳍状场效晶体管装置，其具有陡峭的次临界斜率。因此本公开实施例所形成的鳍状场效晶体管互补式金属氧化物半导体集成电路具有较高效能，与较低的待机能耗。
在一实施例中，半导体装置的形成方法包括：形成一栅极介电堆叠，且形成栅极介电堆叠的步骤包括：形成界面层于基板的表面的至少一部分上；以及形成铁电的栅极介电层于界面层上，且形成铁电的栅极介电层的步骤包括：形成依序交错的多个介电层，且形成依序交错的所述介电层的步骤包括：沉积第一高介电常数的介电层于界面层上，其中第一高介电常数的介电层的至少一部分为非晶；以及形成多对的介电层于第一高介电常数的介电层上，且形成每一多对的介电层的步骤包括：沉积掺质源层；以及沉积第二高介电常数的介电层于掺质源层上，其中第二高介电常数的介电层的至少一部分为非晶；以及在形成依序交错的介电层之后，进行第一退火以将第一高介电常数的介电层与依序交错的介电层转换成该铁电的栅极介电层。在一实施例中，形成依序交错的介电层的步骤，包括进行原子层沉积制程。在一实施例中，进行原子层沉积制程的步骤，包括进行一或多个等离子体辅助化学反应脉冲于原子层沉积制程的一或多个反应循环中。在一实施例中，方法还包括形成导电层于栅极介电堆叠上。在一实施例中，进行第一退火之前，形成依序交错的介电层上的导电层的至少一部分。在一实施例中，形成依序交错的介电层的步骤包括：形成含有第一掺质物种的第一掺质源层；以及形成含有第二掺质物种的第二掺质源层。在一实施例中，沉积第一高介电常数的介电层或沉积第二高介电常数的介电层的步骤包括沉积氧化铪。在一实施例中，掺质源层包括硅、镧、或锆原子。在一实施例中，形成铁电的栅极介电层的步骤还包括：沉积另一掺质源层于多对的介电层的顶部的一对介电层的顶部的高介电常数的介电层上。
在一实施例中，半导体装置的形成方法包括：形成界面层于基板的表面的至少一部分上；形成第一氧化铪层于界面层上；沉积第一掺质源层于第一氧化铪层上；形成第二氧化铪层于第一掺质源层上；沉积第二掺质源层于第二氧化铪层上；形成第三氧化铪层于第二掺质源层上；以及进行第一退火使第一氧化铪层、第一掺质源层、第二氧化铪层、第二掺质源层、与第三氧化铪层转变成铁电的介电层，且铁电的介电层为斜晶相的多晶氧化铪介电层。在一实施例中，沉积第一氧化铪层、第二氧化铪层、与第三氧化铪层的步骤包括进行原子层沉积制程。在一实施例中，方法更包括形成一或多个额外的氧化铪层，并形成一或多个额外的掺质源层，其中相邻的氧化铪层隔有一或多个额外的掺质源层的一者。在一实施例中，顶部的氧化铪层与底部的氧化铪层的厚度，小于夹设于顶部的氧化铪层与底部的氧化铪层之间的中间氧化铪层的厚度。在一实施例中，顶部的氧化铪层与底部的氧化铪层的厚度，大于夹设于顶部的氧化铪层与底部的氧化铪层之间的中间氧化铪层的厚度。在一实施例中，第一氧化铪层、第二氧化铪层、与一或多个额外的氧化铪层的厚度相同。
在一实施例中，半导体装置包括；半导体区；界面层，位于半导体区上，且界面层可为非铁电的介电材料；铁电的介电层，位于界面层上，其中铁电的介电层为斜方晶的多晶掺杂氧化铪，其中铁电的介电层中的掺质不均匀地分布于铁电的介电层中；以及导电材料，位于铁电的介电层上。在一实施例中，铁电的介电层中的掺质轮廓具有至少两个分开的凸起区。在一实施例中，掺质轮廓的一峰值偏离铁电的介电层的下表面与上表面。在一实施例中，界面层与铁电的介电层形成介电堆叠，其中介电堆叠的电容为负值以用于至少一些栅极偏置范围。在一实施例中，铁电的介电层的厚度介于1nm至10nm之间。
上述实施例的特征有利于本技术领域中具有通常知识者理解本公开。本技术领域中具有通常知识者应理解可采用本公开作基础，设计并变化其他制程与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中具有通常知识者亦应理解，这些等效置换并未脱离本公开精神与范畴，并可在未脱离本公开的精神与范畴的前提下进行改变、替换、或更动。
1.一种半导体装置的形成方法，包括：
形成一栅极介电堆叠，且形成该栅极介电堆叠的步骤包括：
形成一界面层于一基板的表面的至少一部分上；以及
形成一铁电的栅极介电层于该界面层上，且形成该铁电的栅极介电层的步骤包括：
形成依序交错的多个介电层，且形成依序交错的所述介电层的步骤包括：
沉积一第一高介电常数的介电层于该界面层上，其中该第一高介电常数的介电层的至少一部分为非晶；以及
形成多对的介电层于该第一高介电常数的介电层上，且形成每一多对的介电层的步骤包括：
沉积一掺质源层；以及
沉积一第二高介电常数的介电层于该掺质源层上，其中该第二高介电常数的介电层的至少一部分为非晶；以及
在形成依序交错的所述介电层之后，进行一第一退火以将该第一高介电常数的介电层与依序交错的所述介电层转换成该铁电的栅极介电层。
技术总结