本发明属于电感器技术领域，尤其涉及一种叠层片式电感器。
背景技术：
采用低介电常数陶瓷制成的高频叠层片式电感器，在其制作中还考虑了抑制分布电容的问题，用它做成的叠层片式电感器可以获得较高的自谐振频率，用在亚微波到微波波段，适合移动电话向高频化、网络化发展的需要。为了提高通讯品质、传输距离及传输容量，目前通讯产品的传输频率正在向高频发展，例如正在如火如荼开展的5g通讯，其最高通讯频段已达到5ghz。在电子及通讯产品朝高频化发展的趋势推动下，电感器本身的应用频率也必须随之提高，叠层陶瓷电感的目前的使用自谐振频率已经由原来的1ghz附近提高到6ghz以上，正在朝10ghz甚至更高频率发展。
在智能手机、平板终端、高频模块、蓝牙、w-lan等中应用的叠层片式电感器中，除了合适的电感量，还需要保证较高的自谐振频率(srf)之外，同时还要求具有较高的品质因数(qualityfactor，简称q)。
现有的一种立式结构的叠层片式电感器，区别于常规的卧式结构叠层片式电感器(图1所示)，立式结构叠层片式电感器(图2～3所示)所印刷的导体层位于叠层片式电感器的长度与厚度(w×t)所确定的平面，虽然该结构可有效提高叠层片式电感器的srf，但因线圈环绕面积小，直流电阻偏高，导致产品的q值偏低。
q值是衡量电感器的一个重要指标，其表示在特定频率下电感器储存能量与消耗能量的比值，电感器的q值虽与感量有关，但也会受电感器自身及组装时引入的杂散电容，电感器导电电极的电阻的影响。
其中，绕线的高频电感器是q值最高的应用于高频电路的电感器，但其成本高，产量低，可靠性低。
而叠层片式高频电感器虽然可以弥补了这些缺点，成本低，产量高，结构可靠性高，但其q值偏低，只适用于电性能要求不高的场合。
技术实现要素：
本发明所要解决的技术问题是弥补上诉现有技术的缺陷，提供一种高频高品质因数立式结构的叠层片式电感器。
为实现上述目的，本发明实施例提供的一种叠层片式电感器，包括多个绝缘层和多个线圈组，各所述绝缘层沿竖直方向依序叠层设置，各所述线圈组中至少有一个所述线圈组包括至少两个并联连接的图案线圈，各所述图案线圈分别依序设置于叠层的各所述绝缘层上，各所述线圈组串联连接。
可选地，每个所述线圈组的各所述图案线圈的形状相同。
可选地，不同的所述线圈组的所述图案线圈的形状不同。
可选地，所述绝缘层为瓷体片，所述图案线圈通过印制的方式设置于对应的所述瓷体片上。
可选地，所述瓷体片呈长方体状。
可选地，呈长方体状的所述瓷体片的长度为1.00±0.15mm、宽度为0.5±0.15mm、厚度为0.5±0.15mm。
可选地，相邻的所述图案线圈之间的间距为10μm。
可选地，所述图案线圈的宽度为80μm、厚度为15μm。
可选地，各所述线圈组中，至少有两组所述线圈组的所述图案线圈的数量相同。
可选地，各所述线圈组中，至少有两组所述线圈组的所述图案线圈的数量不相同。
本发明实施例提供的叠层片式电感器中的上述一个或多个技术方案至少具有如下技术效果之一：本发明的叠层片式电感器中，通过设置并联连接的图案线圈形成一个线圈组的方式代替传统的单个线圈的设计，然后再将各个线圈组以串联的方式连接，这样，在结构上还是采用的传统的叠层片式结构，成本低，产量高，可靠性佳；并通过线圈组的结构改进，使得其形成类似绕线的高频电感器，即具有并联数量相同的线圈组，所以直流电阻成倍降低，q值得以大幅提高。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为传统的卧式叠层片式电感器的正视图。
图2为传统的立式叠层片式电感器的正视图。
图3为图2中的立式叠层片式电感器的结构分解示意图。
图4为本发明实施例提供的叠层片式电感器的立体结构示意图。
图5为本发明实施例提供的叠层片式电感器的正视图。
图6为本发明实施例提供的叠层片式电感器的俯视图。
图7为图4中的叠层片式电感器的结构分解示意图。
其中，图中各附图标记：
1-电极2-绝缘层3-线圈组
3-aa、3-ab、3-ac、3-ad、3-ae、3-af、3-ag-图案线圈。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图1～7描述的实施例是示例性的，旨在用于解释本发明的实施例，而不能理解为对本发明的限制。
在本发明实施例的描述中，需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明实施例和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明实施例的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明实施例中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明实施例中的具体含义。
在本发明的一个实施例中，如图1～2所示，提供一种叠层片式电感器，包括多个绝缘层2和多个线圈组3，各所述绝缘层2沿竖直方向依序叠层设置，各所述线圈组3中至少有一个所述线圈组3包括至少两个并联连接的图案线圈3-b/3-c/3-d/3-e/3-f/3-g，各所述图案线圈3-a/3-b/3-c/3-d/3-e/3-f/3-g分别依序设置于叠层的各所述绝缘层2上，各所述线圈组3串联连接。其中，上述线圈组3是指图案线圈3-a/3-b/3-c/3-d/3-e/3-f/3-g所构成的并且与叠层片式电感器外部的两个端的电极1相连，形成一个完整的回路。
本发明实施例的叠层片式电感器中，通过设置并联连接的图案线圈3-b/3-c/3-d/3-e/3-f/3-g形成一个线圈组3的方式代替传统的单个线圈的设计，然后再将各个线圈组3以串联的方式连接，这样，在结构上还是采用的传统的叠层片式结构，成本低，产量高，可靠性佳；并通过线圈组3的结构改进，使得其形成类似绕线的高频电感器，即具有并联数量相同的线圈组3，所以直流电阻成倍降低，q值得以大幅提高。
本发明实施例的叠层片式电感器是基于q值是电感器储存能量与消耗能量的比值，那么需要大幅度提高q值，可以通过优化叠层片式电感器的结构尽量减小电感的损耗。在0-3ghz的频率范围内，导电电极1的电阻性损耗是主要的损耗，因此本发明实施例的着重点在降低导电电极1的电阻性损耗，即通过线圈组3内的两个或以上的图案线圈3-b/3-c/3-d/3-e/3-f/3-g并联的方式连接实现。
在本发明的另一个实施例中，如图1～2所示，每个所述线圈组3的各所述图案线圈3-b/3-c/3-d/3-e/3-f/3-g的形状相同。具体地，将单个线圈组3的每一个图案线圈3-a设计成相同的相同，有利于其制造，即在原来的一个线圈基础上，增加至少一个相同的图案线圈3-b/3-c/3-d/3-e/3-f/3-g线圈组3成一个线圈组3，并且，相同组的图案线圈3-b/3-c/3-d/3-e/3-f/3-g之间需要采用并联的方式连接。
进一步地，本发明实施例提供的所述高频高品质因数叠层片式电感器，符合行业惯用尺寸要求长度和宽度的叠层片式电感器，如公制1005(英制0402)规格叠层片式电感器的长为1.00±0.15mm，宽为0.50±0.15mm，公制1608(英制0603)规格叠层片式电感器的长为1.60±0.15mm，宽为0.80±0.15mm。
在本发明的另一个实施例中，如图1～2所示，不同的所述线圈组3的所述图案线圈3-b/3-c/3-d/3-e/3-f/3-g的形状不同。具体地，通过将各组线圈组3的图案线圈3-a的形状设计得不同，可以使得叠合后的各线圈组3形成符合要求的绕线组，使得其可以满足对q值的要求。并且，也使得对高频高品质因数叠层片式电感器的设计更加灵活。
在本发明的另一个实施例中，如图1～2所示，所述绝缘层2为瓷体片，所述图案线圈3-a/3-b/3-c/3-d/3-e/3-f/3-g通过印制的方式设置于对应的所述瓷体片上。通过印制的方式加工各图案线圈3-a/3-b/3-c/3-d/3-e/3-f/3-g方便高效，并且也有利于其与瓷体片的结合更加稳定。
在本发明的另一个实施例中，如图1～2所示，所述瓷体片呈长方体状。长方体状的形状规则一致，有利于生产加工。
在本发明的另一个实施例中，如图1～2所示，呈长方体状的所述瓷体片的长度为1.00±0.15mm、宽度为0.5±0.15mm、厚度为0.5±0.15mm。该设定的瓷体片的规格即为常规的立式叠层片式电感器的瓷体片的规格，也即是，不需要对瓷体片的规格进行改变，利用原有的瓷体片的规格即可，生产方式不需要改变，降低生产成本。
在本发明的另一个实施例中，如图1～2所示，相邻的所述图案线圈3-a/3-b/3-c/3-d/3-e/3-f/3-g之间的间距为10μm。
在本发明的另一个实施例中，如图1～2所示，所述图案线圈3-a/3-b/3-c/3-d/3-e/3-f/3-g的宽度为80μm、厚度为15μm。
在本发明的另一个实施例中，如图1～2所示，各所述线圈组3中，至少有两组所述线圈组3的所述图案线圈3-b/3-c/3-d/3-e/3-f/3-g的数量相同。即，在多组线圈组3中，有其中的两组的线圈组3的图案线圈3-b/3-c/3-d/3-e/3-f/3-g的数量相同，例如，第一组线圈组3的图案线圈3-b为两个，第二组线圈组3的图案线圈3-c也为两个。
在本发明的另一个实施例中，如图1～2所示，各所述线圈组3中，至少有两组所述线圈组3的所述图案线圈3-b/3-c/3-d/3-e/3-f/3-g的数量不相同。即，在多组线圈组3中，有其中的两组的线圈组3的图案线圈3-b/3-c/3-d/3-e/3-f/3-g的数量不相同，例如，第一组线圈组3的图案线圈3-b为两个，第二组线圈组3的图案线圈3-c/3-d/3-e/3-f/3-g也为三个(图未示)。
在其他实施例中，不同图案线圈3-b/3-c/3-d/3-e/3-f/3-g的重复的次数是可以不一致的。
此外本发明并不局限于上述的实施方式，能够在不脱离本发明的主旨的范围内进行设计变更。例如第一实施方式的不同电极1图案重复的次数可以不一致。
以下通过对比例进行说明：
第一对比例：
传统的如图1所示的卧式结构电感器内部的杂散电容较高，导致产品的srf较低，因此，市场上出现了一种立式结构的叠层片式电感器(图2～3所示)，该方式可有效降低产品内部杂散电容，提高产品的srf。但该结构叠层电感器的线圈环绕面积小，直流电阻偏高，导致电感器的q值偏低。
图2～3所示的是一款普通的立式结构叠层片式电感器，内部线圈设定为由3-a、3-b、3-c、3-d、3-e、3-f、3-g，七种图案的线圈所串联而成，电极1宽度为50um，电极1厚度15um，电极1图案上下间距为10um，使用三维电磁场仿真软件进行仿真，仿真结果见表1。
第一实施方式：
图4～7为本发明第一实施方式的示意图，除3-a电极1图案除外，3-b、3-c、3-d、3-e、3-f、3-g每个电极1图案在原来的基础上并联n(n为1)个相同的线圈图案，可以在原来的基础上有效降低电感器的电阻，提升叠层片式电感器的q值，电极1的宽度、厚度、电极1图案的上下间距保持不变，使用三维电磁场仿真软件进行仿真，仿真结果见以下表1。该方式不仅可以保证叠层片式电感器的srf不降低，同时有效提升了产品的q值。
第二对比例 第二实施方式：
结构与上述方式一致，仅内部的电极1图案排列顺序和数量不同，对比结果详见表2。
表1～表2的对比分析表明，本发明实施例的高频高品质因数立式叠层片式电感器在整个应用频段上，其q值都大幅高于普通立式叠层片式电感器。
表1
表2
综上，本发明实施例的叠层片式电感器是高频高品质因数立式结构的叠层片式电感器，在应用频段上，其q值相对于普通立式结构对的叠层片式电感器都有明显的提升。由于其材料和制作工艺都采用现有普通叠层片式电感器的材料和制作工艺，只是在线圈结构设计上有所不同，因此，制作成本与普通叠层片式电感器基本相等。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
1.一种叠层片式电感器，其特征在于：包括多个绝缘层和多个线圈组，各所述绝缘层沿竖直方向依序叠层设置，各所述线圈组包括至少两个并联连接的图案线圈，各所述图案线圈分别依序设置于叠层的各所述绝缘层上，各所述线圈组串联连接。
2.根据权利要求1所述的叠层片式电感器，其特征在于：每个所述线圈组的各所述图案线圈的形状相同。
3.根据权利要求1所述的叠层片式电感器，其特征在于：不同的所述线圈组的所述图案线圈的形状不同。
4.根据权利要求1所述的叠层片式电感器，其特征在于：所述绝缘层为瓷体片，所述图案线圈通过印制的方式设置于对应的所述瓷体片上。
5.根据权利要求4所述的叠层片式电感器，其特征在于：所述瓷体片呈长方体状。
6.根据权利要求5所述的叠层片式电感器，其特征在于：呈长方体状的所述瓷体片的长度为1.00±0.15mm、宽度为0.5±0.15mm、厚度为0.5±0.15mm。
7.根据权利要求1～6任一项所述的叠层片式电感器，其特征在于：相邻的所述图案线圈之间的间距为10μm。
8.根据权利要求1～6任一项所述的叠层片式电感器，其特征在于：所述图案线圈的宽度为80μm、厚度为15μm。
9.根据权利要求1～6任一项所述的叠层片式电感器，其特征在于：各所述线圈组中，至少有两组所述线圈组的所述图案线圈的数量相同。
10.根据权利要求1～6任一项所述的叠层片式电感器，其特征在于：各所述线圈组中，至少有两组所述线圈组的所述图案线圈的数量不相同。
技术总结