本揭示文件有关一种显示器驱动方法，尤指一种能重置显示器的数据线电压的显示器驱动方法。
背景技术：
显示面板常包含耦接于显示器驱动集成电路(ddic)与数据线之间的多个多工器。通过多工器切换多个导电路径，显示器驱动集成电路的单一通道(输出接脚)能将数据电压提供至多个数据线。因此，当显示面板中的一列像素电路与对应的数据线互相导通时，这些数据线中的大部分尚未被设置为具有正确的数据电压，而不具正确数据电压的数据线上的残余电荷可能会传递至像素电路内部。有机发光二极管像素电路(oled)于侦测其驱动晶体管的临界电压及/或接收数据电压时，常会形成二极管连接结构。当自显示器驱动集成电路接收数据电压时，前述数据线上的残余电荷可能会导致二极管连接结构进入关断状态。
技术实现要素：
本揭示文件提供一种显示装置驱动方法，其适用于驱动电路且包含以下流程：依据接收到的一显示数据决定多个数据电压的大小，其中多个数据电压用于经由多个数据线传送至多个像素电路；比较多个数据电压的大小以产生一比较结果；以及在提供多个数据电压中的对应多者至排列于多个像素电路中的一第i列的一第一像素群组之前，提供一第一重置电压至多个数据线或提供一第二重置电压至依据比较结果自多个数据线中选择出的m个数据线，其中第一重置电压的大小是依据比较结果所决定，i为正整数且m为整数。
在某些实施例中，比较该多个数据电压的大小的流程包含：自该多个数据电压中判别一最大电压或一最小电压,其中每个数据电压用于提供至该第一像素群组中的一对应像素电路。
在某些实施例中，提供该第一重置电压至该多个数据线且该第一重置电压的大小是依据该比较结果所决定的流程包含：在提供该多个数据电压至该第一像素群组之前，提供该第一重置电压至该多个数据线，其中该第一重置电压等于该最大电压或该最小电压。
在某些实施例中，提供该第一重置电压至该多个数据线且该第一重置电压的大小是依据该比较结果所决定的流程包含：在提供该多个数据电压至该第一像素群组之前，提供该第一重置电压至该多个数据线，其中该第一重置电压等于该最大电压加上或减去一固定值或等于该最小电压加上或减去该固定值。
在某些实施例中，比较该多个数据电压的大小的流程包含：判别该多个数据电压中的多个第一数据电压的大小，其中该多个第一数据电压用于提供至该第一像素群组；判别该多个数据电压中的多个第二数据电压的大小，其中该多个第二数据电压用于提供至排列于该多个像素电路中的一第i-1列的一第二像素群组；以及比较每个第一数据电压的大小与每个第二数据电压的大小，其中用于互相比较的该第一数据电压与该第二数据电压经由该多个数据线中的一相同数据线传输。
在某些实施例中，提供该第二重置电压至依据该比较结果自该多个数据线中选择出的该m个数据线的流程包含：若该第一数据电压高于该第二数据电压，提供该多个第一数据电压至该第一像素群组且不提供该第二重置电压至该相同数据线；以及若该第一数据电压低于该第二数据电压，在提供该多个第一数据电压至该第一像素群组之前，选择该相同数据线接收不同于该第二数据电压的该第二重置电压。
在某些实施例中，提供该第二重置电压至依据该比较结果自该多个数据线中选择出的该m个数据线的流程包含：若该第一数据电压低于该第二数据电压，提供该多个第一数据电压至该第一像素群组且不提供该第二重置电压至该相同数据线；以及若该第一数据电压高于该第二数据电压，在提供该多个第一数据电压至该第一像素群组之前，选择该相同数据线接收不同于该第二数据电压的该第二重置电压。
在某些实施例中，该显示装置驱动方法还包含：若该多个第一数据电压皆对应于该显示数据所定义的一最低灰阶值，提供该多个第一数据电压至该第一像素群组且不比较每个第一数据电压的大小与每个第二数据电压的大小，其中m等于0。
在某些实施例中，比较该多个数据电压的大小的流程还包含：判别该多个第一数据电压中的一最大电压或一最小电压。
在某些实施例中，提供该第二重置电压至依据该比较结果自该多个数据线中选择出的该m个数据线的流程包含：若该第一数据电压高于该第二数据电压，提供该多个第一数据电压至该第一像素群组且不提供该第二重置电压至该相同数据线；以及若该第一数据电压低于该第二数据电压，在提供该多个第一数据电压至该第一像素群组之前，选择该相同数据线接收等于该最小电压的该第二重置电压。
在某些实施例中，提供该第二重置电压至依据该比较结果自该多个数据线中选择出的该m个数据线的流程包含：若该第一数据电压低于该第二数据电压，提供该多个第一数据电压至该第一像素群组且不提供该第二重置电压至该相同数据线；以及若该第一数据电压高于该第二数据电压，在提供该多个第一数据电压至该第一像素群组之前，选择该相同数据线接收等于该最大电压的该第二重置电压。
本揭示文件提供一种驱动电路，其用于经由多个数据线耦接于多个像素电路，且被设置为执行以下运作：依据接收到的一显示数据决定多个数据电压的大小，其中多个数据电压用于经由多个数据线传送至多个像素电路；比较多个数据电压的大小以产生一比较结果；以及在提供多个数据电压中的对应多者至排列于多个像素电路中的一第i列的一第一像素群组之前，提供一第一重置电压至多个数据线或提供一第二重置电压至依据比较结果自多个数据线中选择出的m个数据线，其中第一重置电压的大小是依据比较结果所决定，i为正整数且m为整数。
在某些实施例中，当该驱动电路比较该多个数据电压的大小时，该驱动电路自该多个数据电压中判别一最大电压或一最小电压，且每个数据电压用于提供至该第一像素群组中的一对应像素电路。
在某些实施例中，该驱动电路用于透过包含多个开关的一多工器耦接于该多个数据线，该驱动电路用于将多个控制信号分别提供至该多个开关。在该驱动电路提供该多个数据电压至该第一像素群组之前，该驱动电路将该多个控制信号设置为一逻辑高准位并提供等于该最大电压或该最小电压的该第一重置电压至该多个数据线。
在某些实施例中，该驱动电路用于透过包含多个开关的一多工器耦接于该多个数据线，且该驱动电路用于将多个控制信号分别提供至该多个开关。在该驱动电路提供该多个数据电压至该第一像素群组之前，该驱动电路将该多个控制信号设置为一逻辑高准位并提供该第一重置电压至该多个数据线。该第一重置电压等于该最大电压加上或减去一固定值，或等于该最小电压加上或减去该固定值。
在某些实施例中，当该驱动电路比较该多个数据电压的大小时，该驱动电路更被设置为执行以下运作：判别该多个数据电压中的多个第一数据电压的大小，其中该多个第一数据电压用于提供至该第一像素群组；判别该多个数据电压中的多个第二数据电压的大小，其中该多个第二数据电压用于提供至排列于该多个像素电路中的一第i-1列的一第二像素群组；以及比较每个第一数据电压的大小与每个第二数据电压的大小，其中用于互相比较的该第一数据电压与该第二数据电压经由该多个数据线中的一相同数据线传输。
在某些实施例中，该驱动电路用于透过包含多个开关的一多工器耦接于该多个数据线，该驱动电路用于将多个控制信号分别提供至该多个开关。若该第一数据电压高于该第二数据电压，当提供该第二重置电压至该多个数据线时，该驱动电路将该多个开关中的对应一者接收到的该多个控制信号中的对应一者设置为一逻辑低准位，其中该多个开关中的该对应一者耦接于该相同数据线。若该第一数据电压低于该第二数据电压，在提供该多个第一数据电压至该第一像素群组之前，该驱动电路将该多个控制信号中的该对应一者设置为一逻辑高准位以选择该相同数据线接收不同于该第二数据电压的该第二重置电压。
在某些实施例中，该驱动电路用于透过包含多个开关的一多工器耦接于该多个数据线，该驱动电路用于将多个控制信号分别提供至该多个开关。若该第一数据电压低于该第二数据电压，当提供该第二重置电压至该多个数据线时，该驱动电路将该多个开关中的对应一者接收到的该多个控制信号中的对应一者设置为一逻辑低准位，其中该多个开关中的该对应一者耦接于该相同数据线。若该第一数据电压高于该第二数据电压，在提供该多个第一数据电压至该第一像素群组之前，该驱动电路设置该多个控制信号中的该对应一者为一逻辑高准位以选择该相同数据线接收不同于该第二数据电压的该第二重置电压。
在某些实施例中，该驱动电路更被设置为执行以下运作：若该多个第一数据电压皆对应于该显示数据所定义的一最低灰阶值，将该多个第一数据电压提供至该第一像素群组且不比较每个第一数据电压的大小与每个第二数据电压的大小，其中m等于0。
在某些实施例中，当该驱动电路比较该多个数据电压的大小时，该驱动电路更被设置为执行以下运作：判别该多个第一数据电压中的一最大电压或一最小电压。
在某些实施例中，该驱动电路用于透过包含多个开关的一多工器耦接于多个数据线，该驱动电路用于将多个控制信号分别提供至该多个开关。若该第一数据电压高于该第二数据电压，当提供该第二重置电压至该多个数据线时，该驱动电路将该多个开关中的对应一者接收到的该多个控制信号中的对应一者设置为一逻辑低准位，其中该多个开关中的该对应一者耦接于该相同数据线。若该第一数据电压低于该第二数据电压，在提供该多个第一数据电压至该第一像素群组之前，该驱动电路将该多个控制信号中的该对应一者设置为一逻辑高准位以选择该相同数据线接收等于该最小电压的该第二重置电压。
在某些实施例中，该驱动电路用于透过包含多个开关的一多工器耦接于该多个数据线，该驱动电路用于将多个控制信号分别提供至该多个开关。若该第一数据电压低于该第二数据电压，当提供该第二重置电压至该多个数据线时，该驱动电路将该多个开关中的对应一者接收到的该多个控制信号中的对应一者设置为一逻辑低准位，其中该多个开关中的该对应一者耦接于该相同数据线。若该第一数据电压高于该第二数据电压，在提供该多个第一数据电压至该第一像素群组之前，该驱动电路将该多个控制信号中的该对应一者设置为一逻辑高准位以选择该相同数据线接收等于该最大电压的该第二重置电压。
上述多个实施例的优点之一是能够避免像素电路因数据线上的残留电荷而误作动。
附图说明
图1为依据本揭示文件一实施例的显示装置简化后的功能方块图；
图2a为依据本揭示文件一实施例的像素电路的示意图；
图2b为图2a的像素电路被移位暂存器选择时的等效电路示意图；
图3为依据本揭示文件一实施例的适用于图1的显示装置的显示装置驱动方法的流程图；
图4为依据本揭示文件一实施例的图1的显示装置简化后的波形示意图；
图5a为依据本揭示文件一实施例的像素电路的示意图；
图5b为图5a的像素电路被移位暂存器选择时的等效电路示意图；
图6为依据本揭示文件一实施例的适用于图1的显示装置的显示装置驱动方法的流程图；
图7为依据本揭示文件一实施例的图1的显示装置简化后的波形示意图；
图8a为依据本揭示文件一实施例的像素电路的示意图；
图8b为图8a的像素电路被移位暂存器选择时的等效电路示意图；
图9为依据本揭示文件一实施例的适用于图1的显示装置的显示装置驱动方法的流程图；
图10为依据本揭示文件一实施例的图1的显示装置简化后的波形示意图；
图11为依据本揭示文件一实施例的适用于图1的显示装置的显示装置驱动方法的流程图；
图12为依据本揭示文件一实施例的图1的显示装置简化后的波形示意图。
【符号说明】
100:显示装置
1031～103n:多工器
105:移位暂存器
110:驱动电路
1121～112n:通道
1201～120n:像素群组
s1～s6:控制信号
l1～l6:数据线
r[1]～r[n]:像素列
g[1]～g[n]:栅极信号
px:像素电路
11～16:switch
da:显示数据
200,500,800:像素电路
201,801:数据线
203,205,207,803,805,807:栅极线
210～240,810～850:开关晶体管
250,860:驱动晶体管
260,870:发光单元
270,880:电容
280,580:二极管连接结构
id:驱动电流
300,600,900,1100:显示装置驱动方法
s302～s306:流程
s604～s606:流程
s902～s906:流程
s1104～s1106:流程
pr1～prn:时段
v1a～v1l,v2a～v2l:数据电压
n1:第一节点
vdd:第一参考电压
vss:第二参考电压
vx:第一预设值
vy:第二预设值
具体实施方式
以下将配合相关附图来说明本揭示文件的实施例。在附图中，相同的标号表示相同或类似的元件或方法流程。
图1为依据本揭示文件一实施例的显示装置100简化后的功能方块图。显示装置100包含驱动电路110、多个多工器1031～103n、多个移位暂存器105、多个像素电路px、多个数据线与多个栅极线。驱动电路110包含多个通道(输出接脚)1121～112n。驱动电路110透过多工器1031～103n耦接于多个数据线以降低对通道1121～112n的数量需求。移位暂存器105耦接于多个栅极线，且多个像素电路px设置的位置对应于多个栅极线与多个数据线的交叉处。因此，多个像素电路px形成了多个像素列r[1]～r[n]。
多工器1031～103n、移位暂存器105与多个像素电路px可设置于一基板上(未绘示于图1)，而驱动电路110可利用薄膜覆晶接合(chip-on-film，简称cof)技术设置于一柔性印刷电路板上(未绘示于图1)。实作上，前述基板可以是玻璃基板、塑胶基板或聚酰胺基板。驱动电路110可用显示器驱动集成电路(ddic)、一般用途的单晶片或多晶片处理器、数字信号处理器(dsp)、特殊应用集成电路(asic)、现场可程序化逻辑门(fpga)或其他可程序化的逻辑电路来实现。在一些实施例中，驱动电路110可透过玻璃覆晶接合(chip-on-glass，简称cog)技术、聚合物覆晶接合(chip-on-polymer)技术或塑胶覆晶接合(chip-on-plastic)技术而与多工器1031～103n、移位暂存器105和多个像素电路px设置于同一基板上。
多工器1031～103n的每一者包含多个开关，且每个开关耦接于一对应的数据线与驱动电路110之间。驱动电路110用于将多个控制信号分别提供至多个开关，以独立控制每个开关。例如，驱动电路110将控制信号s1～s6分别提供至多工器1031的开关11～16。为了方便说明，图1中多工器1031～103n的每一者包含6个开关，但本揭示文件不以此为限。多工器1031～103n每一者的开关数量可以依据实际需求而决定，例如显示装置100的解析度。在一些实施例中，多工器每一者的开关数量可以被设置为4、5、10、12个或其他合适的数值。
驱动电路110还用于接收显示数据da，并将显示数据da储存于多个记忆区域(未绘示于图1)。显示数据da用于指定每个像素电路px的灰阶值(或亮度)。移位暂存器105用于透过多个栅极线提供栅极信号g[1]～g[n]以选择对应的像素列r[1]～r[n]。当像素列r[1]～r[n]的其中之一被移位暂存器105选择时，驱动电路110会提供转换自显示数据da的多个数据电压至被选择的像素列中的每个像素电路px。
图2a为依据本揭示文件一实施例的像素电路200的示意图。图2b为像素电路200被移位暂存器105选择时的等效电路示意图。在一些实施例中，显示装置100的多个像素电路px可以用像素电路200来实现。像素电路200包含开关晶体管210～240、驱动晶体管250、发光单元260和电容270。开关晶体管210的第一端用于自数据线201接收数据电压，且数据线201可以是图1中耦接于驱动电路110的多个数据线的其中之一。开关晶体管210的第二端耦接于驱动晶体管250。开关晶体管210的控制端耦接于栅极线203，且栅极线203可以是图1中多个栅极线的其中之一并用于传送栅极信号g[1]～g[n]中的对应一者。开关晶体管220～240的控制端对应地耦接于栅极线205和207，且栅极线205和207可以耦接于相同或不同于图1的移位暂存器105的一或多个移位暂存器。
当像素电路200被选择而接收数据电压时，开关晶体管210、开关晶体管220与驱动晶体管250会导通，且开关晶体管230与开关晶体管240会关断。因此，驱动晶体管250与开关晶体管220会形成图2b中的二极管连接结构280，且数据电压会经由二极管连接结构280传递至电容270。另外，二极管连接结构280还用于侦测驱动晶体管250的临界电压(thresholdvoltage)并将侦测到的临界电压储存于电容270，以补偿驱动晶体管250的特性变异。
驱动晶体管250用于依据接收到的数据电压、第一参考电压vdd与第二参考电压vss决定驱动电流id的大小，而驱动电流id会被提供至发光单元260以使其产生对应的亮度。
实作上，开关晶体管210～240与驱动晶体管250可以由p型薄膜晶体管(tfts)来实现。发光单元260可以由有机发光二极管(oled)或微发光二极管(microled)来实现。
在某些情况下，当开关晶体管210导通而数据电压尚未被提供至数据线201时，数据线201上的残留电荷可能会从数据线201漏电至电容270。当数据电压提供至数据线201时，二极管连接结构280的阴极端电压可能已高于数据电压，使得二极管连接结构280会进入关断状态，因而数据电压与驱动晶体管250的临界电压皆无法传递至电容270。因此，本揭示文件提供了一种显示装置驱动方法300，此方法可使驱动电路110在对应的多个像素电路px被移位暂存器105选择之前，先重置多个数据线的电压。
图3为依据本揭示文件一实施例的适用于显示装置100的显示装置驱动方法300的流程图。图4为依据本揭示文件一实施例的显示装置100简化后的波形示意图。在本实施例中，显示装置100的像素电路px可以由p型晶体管来实现，例如像素电路px可以由第2图的像素电路200来实现，但本揭示文件不以此为限。
驱动电路110可以执行显示装置驱动方法300以决定某一通道所输出的重置电压，重置电压是用于重置与该某一通道互相耦接的多个数据线，以避免数据线中的残余电荷使二极管连接结构280进入关断状态。通道所输出的重置电压是依据通道接下来要输出的多个数据电压而决定。为了说明上的方便，请参考通道1121、多工器1031、与多工器1031耦接的数据线l1～l6以及与数据线l1～l6耦接的多个像素电路px，以下将以这些元件示例性地说明显示装置驱动方法300。另外，耦接于数据线l1～l6的多个像素电路px包含像素群组1201～120n，且像素群组1201～120n分别排列于像素列r[1]～r[n]。
请参考图1至图4，在移位暂存器105使用栅极信号g[1]选择像素群组1201之前的时段pr1，驱动电路110可以执行显示装置驱动方法300。在流程s302中，驱动电路110会依据显示数据da决定多个数据电压v1a～v1f的大小。数据电压v1a～v1f用于分别透过数据线l1～l6传递至像素群组1201。例如，数据电压v1a是透过数据线l1传递；数据电压v1b是透过数据线l2传递，依此类推，在此不再赘述。
在流程s304，驱动电路110将数据电压v1a～v1f互相比较，以判别数据电压v1a～v1f中的最小电压。
于流程s306，在数据电压v1a～v1f被输出给像素群组1201之前，驱动电路110会依据流程s304中获得的比较结果重置数据线l1～l6上的电压。驱动电路110会将控制信号s1～s6切换至一逻辑高准位(例如，足以导通p型晶体管的低电压)，以导通多工器1031中的所有开关11～16。接着，驱动电路110会将重置电压提供至数据线l1～l6，其中重置电压等于流程s304中判别的最小电压。
例如，在本实施例中，数据电压v1a是数据电压v1a～v1f中最低者，因而驱动电路110会于流程s306中将重置电压设置为等于数据电压v1a。
值得注意的是，因为驱动电路110重置数据线l1～l6是在移位暂存器105透过栅极信号g[1]选择像素群组1201之前，提供至像素列r[1]的栅极信号g[1]会于流程s302至s306维持于逻辑低准位。
当栅极信号g[1]被切换至逻辑高准位时，即使残留电荷漏电至像素群组1201的像素电路px内，像素群组1201中每个像素电路px的二极管连接结构280的阴极电压仍会低于或等于数据电压v1a～v1f。如此一来，当驱动电路110输出数据电压v1a～v1f给像素群组1201时，像素群组1201中每个像素电路px的二极管连接结构280会维持导通。
驱动电路110可以在移位暂存器105透过栅极信号g[2]选择像素群组1202之前的时段pr2再次执行显示装置驱动方法300，以为了像素群组1202重置数据线l1～l6。在此情况下，驱动电路110会于流程s302中依据显示数据da决定数据电压v1g～v1l的大小，其中数据电压v1g～v1l用于分别透过数据线l1～l6传递至像素群组1202。
在流程s304，驱动电路110判别数据电压v1g～v1l中的最小电压(例如，数据电压v1h)。于流程s306，在数据电压v1g～v1l被输出给像素群组1202之前且在栅极信号g[2]被切换至逻辑高准位之前，驱动电路110会将重置电压设置为前述的最小电压，并将重置电压透过导通的开关11～16输出至数据线l1～l6。
在一帧画面的时段pr1～prn的每一者中，驱动电路110皆可以依照前述的流程执行顺序执行显示装置驱动方法300，为简洁起见，在此不重复赘述。
驱动电路110不仅能为单一通道执行显示装置驱动方法300，也能平行且独立地为通道1221～122n执行显示装置驱动方法300以决定通道1221～122n每一者需输出的重置电压大小。换言之，通道1221～122n中任两者平行地输出的两个重置电压可以不同，即使前述两个重置电压所对应的多个像素电路px是位于同一像素列。
请同时参考图1至图4，举例来说，当驱动电路110为通道1121执行显示装置驱动方法300时，驱动电路110也可以独立地及/或平行地为通道1122执行显示装置驱动方法300。当通道1121于时段pr1中输出等于数据电压v1a的重置电压时，通道1122会输出等于数据电压v2a～v2f中最低者(例如，数据电压v2f)的重置电压，其中数据电压v2a～v2f是用于提供至排列于像素列r[1]中且耦接于通道1122的多个像素电路px。相似地，当通道1121于时段pr2中输出等于数据电压v1h的重置电压时，通道1122会输出等于数据电压v2g～v2l中最低者(例如，数据电压v2l)的重置电压，其中数据电压v2g～v2l是用于提供至排列于像素列r[2]中且耦接于通道1122的多个像素电路px。
图5a为依据本揭示文件一实施例的像素电路500的示意图。图5b为像素电路500被移位暂存器105选择时的等效电路示意图。在一些实施例中，显示装置100的多个像素电路px可以用像素电路500来实现。像素电路500相似于像素电路200，差异在于像素电路500的每个晶体管为n型晶体管。如图5b所示，数据电压可以经由二极管连接结构580传递至电容270，其中在本实施例中电容270耦接于二极管连接结构580的阳极端。若二极管连接结构580的阳极端被下拉至低于接下来要透过开关晶体管210传递的数据电压，则当二极管连接结构580的阴极端自开关晶体管210接收到数据电压时，二极管连接结构580会进入关断状态。如此一来，数据电压与驱动晶体管250的临界电压皆无法传递至电容270。
图6为依据本揭示文件一实施例的适用于显示装置100的显示装置驱动方法600的流程图。图7为依据本揭示文件一实施例的显示装置100简化后的波形示意图。驱动电路110可以独立且平行地为通道1221～122n执行显示装置驱动方法600，以决定通道1221～122n的每一者应输出的重置电压的大小。在本实施例中，显示装置100的像素电路px可以由n型晶体管来实现，例如像素电路px可以由图5a的像素电路500来实现，但本揭示文件不以此为限。
请同时参照图1、图6和图7，显示装置驱动方法600包含前述的流程s302，且包含流程s604和流程s606。在流程s604，驱动电路110将一对应通道将要输出的多个数据电压互相比较(例如，将要被通道1221输出的数据电压v1a～v1f)，以判别该多个数据电压中的最大电压(例如，数据电压v1c)。于流程s606，驱动电路110提供重置电压至耦接于前述对应通道的多个数据线(例如，数据线l1～l6)，其中重置电压等于流程s604中判别的最大电压。前述显示装置驱动方法300的其余对应流程内容，亦适用于显示装置驱动方法600。为简洁起见，在此不重复赘述。
总而言之，显示装置100能使用显示装置驱动方法300或600来依据将要输出的数据电压适应性地重置数据线的电压，因而显示装置100不会因为数据线上的残留电荷而误作动。
另外，当重置多个数据线时，使用显示装置驱动方法300或600的显示装置100无须动用提供至像素电路px的最高电压或最低电压，例如图2a中的第一参考电压vdd与第二参考电压vss。因此，显示装置驱动方法300与600具有省电的优点。
在一些实施例中，当执行显示装置驱动方法300时，驱动电路110可以将重置电压设置为等于流程s304中判别的最大电压再加上或减去一固定值，进而提升驱动电路110对于多个数据线的充电速度。前述固定值可以事先储存于驱动电路110的多个记忆区域中。
相似地，在一些实施例中，当执行显示装置驱动方法600时，驱动电路110可以将重置电压设置为等于流程s604中判别的最小电压再加上或减去一固定值，但本揭示文件不以此为限。当前述最大电压(或最小电压)达到驱动电路110的输出上限电压(或输出下限电压)时，驱动电路110可以将重置电压设置为等于输出上限电压(或输出下限电压)而不加上或减去固定值。
图8a为依据本揭示文件一实施例的像素电路800的示意图。图8b为像素电路800被移位暂存器105选择时的等效电路示意图。在一些实施例中，显示装置驱动方法600也适用于包含p型像素电路px(例如，例如图8a的像素电路800)的显示装置100。像素电路800包含开关晶体管810～850、驱动晶体管860、发光单元870与电容880。开关晶体管810的第一端用于自数据线801接收数据电压，且数据线801可以是图1中耦接于驱动电路110的多个数据线的其中之一。开关晶体管810的第二端耦接于电容880。开关晶体管810的控制端耦接于栅极线803，且栅极线803可以是图1中多个栅极线中的对应一者并用于传送栅极信号g[1]～g[n]中的对应一者。开关晶体管820～850的控制端对应地耦接于栅极线805和807，且栅极线805和807可以耦接于相同或不同于图1的移位暂存器105的一或多个移位暂存器。
当像素电路800被选择以接收数据电压时，开关晶体管810、开关晶体管830、开关晶体管850与驱动晶体管860会导通，而开关晶体管820与开关晶体管840会关断。因此，驱动晶体管860和开关晶体管830会形成图8b中的二极管连接结构890。二极管连接结构890用于侦测驱动电晶860的临界电压，并将侦测到的临界电压储存于电容880，以补偿驱动晶体管860的特性变异。
当开关晶体管810导通且数据电压尚未被提供至数据线801时，数据线801上的残余电荷可能会自数据线801漏电至电容880(亦即，漏电至第一节点n1)。第一节点n1的电压可能会因为前述残余电荷而被设置为低于将被提供至数据线801的数据电压。如此一来，当数据电压传递至第一节点n1时，二极管连接结构890的阴极端会被抬升至高于第一参考电压vdd，因而使二极管连接结构890进入关断状态。因此，驱动晶体管860的临界电压便无法传递至电容880。
为克服上述问题，显示装置驱动方法600亦可适用于包含p型像素电路px的显示装置100。在此情况下，举例来说，图8a的数据线801会于流程s606中被重置为一对应通道接下来要输出的多个数据电压中的最大电压，因而当像素电路800被选择时二极管连接结构890便不会被关断。
图9为依据本揭示文件一实施例的适用于显示装置100的显示装置驱动方法900的流程图。图10为依据本揭示文件一实施例的显示装置100简化后的波形示意图。请同时参考第1、9和10图，驱动电路110可以执行显示装置驱动方法900以判断是否透过一对应通道输出重置电压以重置和该对应通道互相耦接的多个数据线，其中驱动电路110是依据该对应通道接下来要输出的多个数据电压以及该对应通道前次输出的多个数据电压来进行前述判断。为方便说明起见，请参照通道1121、多工器1031、耦接于多工器1031的数据线l1～l6，分别设置于像素列r[1]～r[n]的像素群组1201～120n，以下将以这些元件释例性地说明显示装置驱动方法900。在本实施例中，显示装置100的像素电路px可以由p型晶体管来实现，例如像素电路px可以由图2a的像素电路200来实现，但本揭示文件不以此为限。
显示装置100可以于时段pr2中执行显示装置驱动方法900。于流程s902，驱动电路110根据显示数据da决定多个数据电压v1g～v1l的大小。
于流程s904，驱动电路110将数据电压v1g～v1l的大小分别与数据电压v1a～v1f的大小进行比较。数据电压v1a～v1f已被提供至排列于像素列r[1]的像素群组1201，而数据电压v1g～v1l则将要被提供至排列于像素列r[2]的像素群组1202。具体而言，驱动电路110先确定数据电压v1g～v1l的大小，并确定数据电压v1a～v1f的大小。驱动电路110接着比较数据电压v1g～v1l每一者的大小与数据电压v1a～v1f每一者的大小，其中被用于互相比较的数据电压v1g～v1l的其中之一与数据电压v1a～v1f的其中之一皆透过相同的数据线传递。
例如，驱动电路110会将皆透过数据线l1传递的数据电压v1g与数据电压v1a互相比较。相似地，驱动电路110会将皆透过数据线l2传递的数据电压v1h与数据电压v1b互相比较，依此类推。
于流程s906，驱动电路110会根据流程s904中获得的比较结果来决定接着要导通多工器1031中的哪些开关，因而驱动电路110能选择性地提供重置电压至数据线l1～l6中的一或多者。若将要输出的数据电压高于或等于前次输出的数据电压，则驱动电路110在透过一对应的数据线输出该将要输出的数据电压之前，驱动电路110不会提供重置电压至该对应的数据线。若将要输出的数据电压低于前次输出的数据电压，则驱动电路110驱动电路110在透过该对应的数据线输出该将要输出的数据电压之前，会选择该对应的数据线接收重置电压。
如图10和表一所示，举例来说，由于数据电压v1g和v1h分别低于数据电压v1a和v1b，驱动电路110会于时段pr2中将控制信号s1和s2设置为逻辑高准位以导通开关11和12。又例如，由于数据电压v1i和v1j分别相同于数据电压v1c和v1d，驱动电路110于时段pr2中会将控制信号s3和s4设置为逻辑低准位以关断开关13和14。再例如，由于数据电压v1k和v1l分别高于数据电压v1e和v1f，驱动电路110会于时段pr2中将控制信号s5和s6设置为逻辑低准位以关断开关15和16。在将数据电压v1g和v1l分别提供至数据线l1和l2之前，驱动电路110会提供重置电压至数据线l1和l2。另一方面，驱动电路110会在不提供重置电压至数据线l3～l6的情况下，将数据电压v1i～v1l分别提供至数据线l3～l6。
表一
在本实施例中，重置电压可以被设置为事先储存于驱动电路110的记忆区域中的一第一预设值vx。第一预设值vx低于或等于提供给像素电路px的最低数据电压。
在一些实施例中，第一预设值vx可以等于图2a中的第二参考电压vss。
在一些实施例中，驱动电路110还会于流程s904中判别将要被输出的多个数据电压(例如，数据电压v1g～v1l)中的最小电压。于流程s906，驱动电路110会将重置电压设置为等于流程s904中判别的最小电压。
在一些实施例中，若驱动电路110于流程s902中判断数据电压v1g～v1l对应于显示数据da或驱动电路110所定义的最低灰阶值，驱动电路110可以省略流程s904和s906。亦即，驱动电路110可以在不提供重置电压至数据线l1～l6的情况下，提供数据电压v1g～v1l至像素群组1202。
图11为依据本揭示文件一实施例的适用于显示装置100的显示装置驱动方法1100的流程图。图12为依据本揭示文件一实施例的显示装置100简化后的波形示意图。显示装置驱动方法1100包含前述的流程s902，还包含流程s1104和流程s1106。请同时参考第1、11和12图，驱动电路110可以执行显示装置驱动方法1100以决定一对应通道所输出的重置电压，重置电压适用于重置与该对应通道互相耦接的多个数据线，以避免数据线中的残余电荷使二极管连接结构580进入关断状态。在本实施例中，显示装置100的像素电路px可以由n型晶体管来实现，例如像素电路px可以由图5a的像素电路500来实现，但本揭示文件不以此为限。在另一些实施例中，显示装置驱动方法1100也适用于包含p型像素电路px(例如，图8a的像素电路800)的显示装置100。
在流程s1104，驱动电路110会比较数据电压v1g～v1l每一者的大小与数据电压v1a～v1f每一者的大小，其中用于互相比较的数据电压v1g～v1l的其中之一与数据电压v1a～v1f的其中之一是透过相同的数据线来传递。
在流程s1106，驱动电路110会依据流程s1104中获得的比较结果决定接着要导通多工器1031中的哪些开关，以选择性地将重置电压提供至数据线l1～l6。若将要输出的数据电压小于或等于前次输出的数据电压，则在该将要输出的数据电压透过一对应的数据线输出之前，驱动电路110不会提供重置电压至该对应的数据线。若将要输出的数据电压高于前次输出的数据电压，则在该将要输出的数据电压透过该对应的数据线输出之前，驱动电路110会提供重置电压至该对应的数据线。
如图12和表2所示，举例而言，由于数据电压v1g和v1h分别低于数据电压v1a和v1b，驱动电路110会将控制信号s1和s2设置为逻辑低准位以关断开关11和12。又例如，由于数据电压v1i和v1j分别等于数据电压v1c和v1d，驱动电路110会将控制信号s3和s4设置为逻辑低准位以关断开关13和14。再例如，由于数据电压v1k和v1l分别高于数据电压v1e和v1f，驱动电路110会将控制信号s5和s6设置为逻辑高准位以导通开关15和16。在驱动电路110将数据电压v1k和v1l分别提供至数据线l5和l6之前，驱动电路110会提供重置电压至数据线l5和l6。另一方面，驱动电路110会在不提供重置电压至数据线l1～l4的情况下，将数据电压v1g～v1j分别提供至数据线l1～l4。
表二
在本实施例中，重置电压可以被设置为事先储存于驱动电路110的记忆区域中的一第二预设值vy。第二预设值vy高于或等于提供至像素电路px的最高数据电压。
在一些实施例中，第二预设值vy可以等于图2a中的第一参考电压vdd。
在一些实施例中，驱动电路110还会于流程s1104中判别将要被输出的多个数据电压(例如，数据电压v1g～v1l)中的最大电压。在流程s1106，驱动电路110会将重置电压设置为等于流程s1104中判别的最大电压。前述显示装置驱动方法900的其余对应流程内容，亦适用于显示装置驱动方法1100。为简洁起见，在此不重复赘述。
在另一些实施例中，若驱动电路110于流程s902中判断数据电压v1g～v1l对应于显示数据da或驱动电路110所定义的最低灰阶值，驱动电路110可以省略流程s1104和s1106。亦即，驱动电路110可以在不提供重置电压至数据线l1～l6的情况下，将数据电压v1g～v1l提供至像素群组1202。
驱动电路110不仅能为单一通道执行显示装置驱动方法900或1100，也能独立且平行地为通道1221～122n执行显示装置驱动方法900或1100。换言之，当驱动电路110重置多个数据线时，多工器1031～103n每一者中导通的开关数量可以不同。
综上所述，当某些像素电路px可能因对应的数据线上的残留电荷而误作动时，显示装置驱动方法900和1100能只重置这些对应的数据线，因而具有省电的优点。
在说明书及申请专利范围中使用了某些词汇来指称特定的元件。然而，所属技术领域中具有通常知识者应可理解，同样的元件可能会用不同的名词来称呼。说明书及申请专利范围并不以名称的差异做为区分元件的方式，而是以元件在功能上的差异来做为区分的基准。在说明书及申请专利范围所提及的“包含”为开放式的用语，故应解释成“包含但不限定于”。另外，“耦接”在此包含任何直接及间接的连接手段。因此，若文中描述第一元件耦接于第二元件，则代表第一元件可通过电性连接或无线传输、光学传输等信号连接方式而直接地连接于第二元件，或者通过其他元件或连接手段间接地电性或信号连接至该第二元件。
在此所使用的“及/或”的描述方式，包含所列举的其中之一或多个项目的任意组合。另外，除非说明书中特别指明，否则任何单数格的用语都同时包含复数格的涵义。
以上仅为本揭示文件的较佳实施例，凡依本揭示文件权利要求所做的均等变化与修饰，皆应属本揭示文件的涵盖范围。
1.一种显示装置驱动方法，适用于一驱动电路，其特征在于，该显示装置驱动方法包含：
依据接收到的一显示数据决定多个数据电压的大小，其中该多个数据电压用于经由多个数据线传送至多个像素电路；
比较该多个数据电压的大小以产生一比较结果；以及
在提供该多个数据电压中的对应多者至排列于该多个像素电路中的一第i列的一第一像素群组之前，提供一第一重置电压至该多个数据线或提供一第二重置电压至依据该比较结果自该多个数据线中选择出的m个数据线，其中该第一重置电压的大小是依据该比较结果所决定，i为正整数且m为整数。
2.根据权利要求1所述的显示装置驱动方法，其特征在于，比较该多个数据电压的大小的流程包含：
自该多个数据电压中判别一最大电压或一最小电压,其中每个数据电压用于提供至该第一像素群组中的一对应像素电路。
3.根据权利要求2所述的显示装置驱动方法，其特征在于，提供该第一重置电压至该多个数据线且该第一重置电压的大小是依据该比较结果所决定的流程包含：
在提供该多个数据电压至该第一像素群组之前，提供该第一重置电压至该多个数据线，其中该第一重置电压等于该最大电压或该最小电压。
4.根据权利要求2所述的显示装置驱动方法，其特征在于，提供该第一重置电压至该多个数据线且该第一重置电压的大小是依据该比较结果所决定的流程包含：
在提供该多个数据电压至该第一像素群组之前，提供该第一重置电压至该多个数据线，其中该第一重置电压等于该最大电压加上或减去一固定值或等于该最小电压加上或减去该固定值。
5.根据权利要求1所述的显示装置驱动方法，其特征在于，比较该多个数据电压的大小的流程包含：
判别该多个数据电压中的多个第一数据电压的大小，其中该多个第一数据电压用于提供至该第一像素群组；
判别该多个数据电压中的多个第二数据电压的大小，其中该多个第二数据电压用于提供至排列于该多个像素电路中的一第i-1列的一第二像素群组；以及
比较每个第一数据电压的大小与每个第二数据电压的大小，其中用于互相比较的该第一数据电压与该第二数据电压经由该多个数据线中的一相同数据线传输。
6.根据权利要求5所述的显示装置驱动方法，其特征在于，提供该第二重置电压至依据该比较结果自该多个数据线中选择出的该m个数据线的流程包含：
若该第一数据电压高于该第二数据电压，提供该多个第一数据电压至该第一像素群组且不提供该第二重置电压至该相同数据线；以及
若该第一数据电压低于该第二数据电压，在提供该多个第一数据电压至该第一像素群组之前，选择该相同数据线接收不同于该第二数据电压的该第二重置电压。
7.根据权利要求5所述的显示装置驱动方法，其特征在于，提供该第二重置电压至依据该比较结果自该多个数据线中选择出的该m个数据线的流程包含：
若该第一数据电压低于该第二数据电压，提供该多个第一数据电压至该第一像素群组且不提供该第二重置电压至该相同数据线；以及
若该第一数据电压高于该第二数据电压，在提供该多个第一数据电压至该第一像素群组之前，选择该相同数据线接收不同于该第二数据电压的该第二重置电压。
8.根据权利要求5所述的显示装置驱动方法，其特征在于，该显示装置驱动方法还包含：
若该多个第一数据电压皆对应于该显示数据所定义的一最低灰阶值，提供该多个第一数据电压至该第一像素群组且不比较每个第一数据电压的大小与每个第二数据电压的大小，其中m等于0。
9.根据权利要求5所述的显示装置驱动方法，其特征在于，比较该多个数据电压的大小的流程还包含：
判别该多个第一数据电压中的一最大电压或一最小电压。
10.根据权利要求9所述的显示装置驱动方法，其特征在于，提供该第二重置电压至依据该比较结果自该多个数据线中选择出的该m个数据线的流程包含：
若该第一数据电压高于该第二数据电压，提供该多个第一数据电压至该第一像素群组且不提供该第二重置电压至该相同数据线；以及
若该第一数据电压低于该第二数据电压，在提供该多个第一数据电压至该第一像素群组之前，选择该相同数据线接收等于该最小电压的该第二重置电压。
11.根据权利要求9所述的显示装置驱动方法，其特征在于，提供该第二重置电压至依据该比较结果自该多个数据线中选择出的该m个数据线的流程包含：
若该第一数据电压低于该第二数据电压，提供该多个第一数据电压至该第一像素群组且不提供该第二重置电压至该相同数据线；以及
若该第一数据电压高于该第二数据电压，在提供该多个第一数据电压至该第一像素群组之前，选择该相同数据线接收等于该最大电压的该第二重置电压。
12.一种驱动电路，用于经由多个数据线耦接于多个像素电路，其特征在于，该驱动电路被设置为执行以下运作：
依据接收到的一显示数据决定多个数据电压的大小，其中该多个数据电压用于经由该多个数据线传送至该多个像素电路；
比较该多个数据电压的大小以产生一比较结果；以及
在提供该多个数据电压中的对应多者至排列于该多个像素电路中的一第i列的一第一像素群组之前，提供一第一重置电压至该多个数据线或提供一第二重置电压至依据该比较结果自该多个数据线中选择出的m个数据线，其中该第一重置电压的大小是依据该比较结果所决定，i为正整数且m为整数。
13.根据权利要求12所述的驱动电路，其特征在于，当该驱动电路比较该多个数据电压的大小时，该驱动电路自该多个数据电压中判别一最大电压或一最小电压，且每个数据电压用于提供至该第一像素群组中的一对应像素电路。
14.根据权利要求13所述的驱动电路，其特征在于，该驱动电路用于透过包含多个开关的一多工器耦接于该多个数据线，该驱动电路用于将多个控制信号分别提供至该多个开关，
其中在该驱动电路提供该多个数据电压至该第一像素群组之前，该驱动电路将该多个控制信号设置为一逻辑高准位并提供等于该最大电压或该最小电压的该第一重置电压至该多个数据线。
15.根据权利要求13所述的驱动电路，其特征在于，该驱动电路用于透过包含多个开关的一多工器耦接于该多个数据线，且该驱动电路用于将多个控制信号分别提供至该多个开关，
其中在该驱动电路提供该多个数据电压至该第一像素群组之前，该驱动电路将该多个控制信号设置为一逻辑高准位并提供该第一重置电压至该多个数据线，
该第一重置电压等于该最大电压加上或减去一固定值，或等于该最小电压加上或减去该固定值。
16.根据权利要求12所述的驱动电路，其特征在于，当该驱动电路比较该多个数据电压的大小时，该驱动电路更被设置为执行以下运作：
判别该多个数据电压中的多个第一数据电压的大小，其中该多个第一数据电压用于提供至该第一像素群组；
判别该多个数据电压中的多个第二数据电压的大小，其中该多个第二数据电压用于提供至排列于该多个像素电路中的一第i-1列的一第二像素群组；以及
比较每个第一数据电压的大小与每个第二数据电压的大小，其中用于互相比较的该第一数据电压与该第二数据电压经由该多个数据线中的一相同数据线传输。
17.根据权利要求16所述的驱动电路，其特征在于，该驱动电路用于透过包含多个开关的一多工器耦接于该多个数据线，该驱动电路用于将多个控制信号分别提供至该多个开关，
若该第一数据电压高于该第二数据电压，当提供该第二重置电压至该多个数据线时，该驱动电路将该多个开关中的对应一者接收到的该多个控制信号中的对应一者设置为一逻辑低准位，其中该多个开关中的该对应一者耦接于该相同数据线，
若该第一数据电压低于该第二数据电压，在提供该多个第一数据电压至该第一像素群组之前，该驱动电路将该多个控制信号中的该对应一者设置为一逻辑高准位以选择该相同数据线接收不同于该第二数据电压的该第二重置电压。
18.根据权利要求16所述的驱动电路，其特征在于，该驱动电路用于透过包含多个开关的一多工器耦接于该多个数据线，该驱动电路用于将多个控制信号分别提供至该多个开关，
若该第一数据电压低于该第二数据电压，当提供该第二重置电压至该多个数据线时，该驱动电路将该多个开关中的对应一者接收到的该多个控制信号中的对应一者设置为一逻辑低准位，其中该多个开关中的该对应一者耦接于该相同数据线，
若该第一数据电压高于该第二数据电压，在提供该多个第一数据电压至该第一像素群组之前，该驱动电路设置该多个控制信号中的该对应一者为一逻辑高准位以选择该相同数据线接收不同于该第二数据电压的该第二重置电压。
19.根据权利要求16所述的驱动电路，其特征在于，该驱动电路更被设置为执行以下运作：
若该多个第一数据电压皆对应于该显示数据所定义的一最低灰阶值，将该多个第一数据电压提供至该第一像素群组且不比较每个第一数据电压的大小与每个第二数据电压的大小，其中m等于0。
20.根据权利要求16所述的驱动电路，其特征在于，当该驱动电路比较该多个数据电压的大小时，该驱动电路更被设置为执行以下运作：
判别该多个第一数据电压中的一最大电压或一最小电压。
21.根据权利要求20所述的驱动电路，其特征在于，该驱动电路用于透过包含多个开关的一多工器耦接于多个数据线，该驱动电路用于将多个控制信号分别提供至该多个开关，
若该第一数据电压高于该第二数据电压，当提供该第二重置电压至该多个数据线时，该驱动电路将该多个开关中的对应一者接收到的该多个控制信号中的对应一者设置为一逻辑低准位，其中该多个开关中的该对应一者耦接于该相同数据线，
若该第一数据电压低于该第二数据电压，在提供该多个第一数据电压至该第一像素群组之前，该驱动电路将该多个控制信号中的该对应一者设置为一逻辑高准位以选择该相同数据线接收等于该最小电压的该第二重置电压。
22.根据权利要求20所述的驱动电路，其特征在于，该驱动电路用于透过包含多个开关的一多工器耦接于该多个数据线，该驱动电路用于将多个控制信号分别提供至该多个开关，
若该第一数据电压低于该第二数据电压，当提供该第二重置电压至该多个数据线时，该驱动电路将该多个开关中的对应一者接收到的该多个控制信号中的对应一者设置为一逻辑低准位，其中该多个开关中的该对应一者耦接于该相同数据线，
若该第一数据电压高于该第二数据电压，在提供该多个第一数据电压至该第一像素群组之前，该驱动电路将该多个控制信号中的该对应一者设置为一逻辑高准位以选择该相同数据线接收等于该最大电压的该第二重置电压。
技术总结