本发明涉及显示技术领域，尤其涉及一种启动控制模组、启动控制方法和显示装置。
背景技术：
在现有技术中，源极驱动集成电路内部的晶体管均不可避免的存在漏电流的问题，漏电流的存在往往是引发很多不良的原因。
现有的源极驱动集成电路一般会指明其供电电压需不晚于输入信号(如ceds(clockembeddeddifferentialsignal,时钟嵌入差分信号)信号)上电，而目前尚未对伽马主电压avdd和输入信号的上电时序有所要求。故而现有上电时序(所述上电时序指的是各电压提供至源极驱动集成电路的时序)一般为首先供电电压，其次为avdd，再次为输入信号上电，这样在avdd上电至输入信号上电期间，输入信号处于浮空状态。此时源极驱动集成电路内部的采样模块中的晶体管会由于漏电流的存在而输出异常逻辑，导致源极驱动集成电路工作异常。在高温环境下，漏电流产生的异常更加容易发生。且因具有ceds接口的显示屏中均存在各源极驱动集成点电路间的lock(锁定)级联机制，级联机制中某一颗cof(覆晶薄膜，覆晶薄膜上设置有源极驱动集成电路)的异常均会导致所有cof无法正常接收tcon(时序控制器)发送的ceds信号，此时的表现即为黑屏不良。
技术实现要素：
本发明的主要目的在于提供一种启动控制模组、启动控制方法和显示装置，解决现有技术中由于伽马主电压avdd先于输入信号达到源极驱动集成电路的情况，导致源极驱动集成电路输出异常而引起的黑屏的问题。
本发明实施例提供了一种启动控制模组，应用于显示装置，所述显示装置包括电源管理集成电路、时序控制器和源极驱动集成电路；所述启动控制模组包括控制电路；
所述控制电路用于在所述时序控制器提供输入信号至所述源极驱动集成电路之后，控制所述电源管理集成电路提供伽马主电压至所述源极驱动集成电路；
所述输入信号包括输入数据信号和数据采用时钟信号。
可选的，所述输入信号为时钟嵌入差分ceds信号。
可选的，所述控制电路包括信号关联电路和输出调整电路，其中，
所述信号关联电路用于在所述时序控制器提供输入信号至所述源极驱动集成电路后，生成控制信号，并通过控制信号端将控制信号提供至所述输出调整电路；
所述输出调整电路与所述控制信号端电连接，用于在所述控制信号的控制下，控制将所述伽马主电压提供至所述源极驱动集成电路。
可选的，所述时序控制器包括v-by-one信号接收接口、转换电路和ceds信号发送接口；
所述v-by-one信号接收接口用于接收v-by-one信号；
所述转换电路分别与所述v-by-one信号接收接口和ceds信号发送接口电连接，用于将所述v-by-one信号转换为ceds信号，并输出所述ceds信号；
所述ceds信号发送接口与所述源极驱动集成电路电连接，用于将所述ceds信号输出至所述源极驱动集成电路；
所述信号关联电路与所述转换电路电连接，用于在所述转换电路输出所述ceds信号后生成所述控制信号；或者，所述信号关联电路与所述ceds信号发送接口电连接，用于在所述ceds信号发送接口将所述ceds信号输出至所述源极驱动集成电路后，生成所述控制信号。
可选的，所述输出调整电路设置于所述电源管理集成电路外部。
可选的，所述输出调整电路包括输出控制晶体管；
所述输出控制晶体管的控制极与所述控制信号端电连接，所述输出控制晶体管的第一极与所述电源管理集成电路的伽马主电压输出端电连接，所述输出控制晶体管的第二极与所述源极驱动集成电路电连接；
所述电源管理集成电路通过所述伽马主电压输出端输出所述伽马主电压。
可选的，所述控制电路包括信号生成控制电路和输出调整电路；
所述信号生成控制电路用于在所述时序控制器提供输入信号至所述源极驱动集成电路之后，控制通过所述时序控制器或所述显示装置包括的电平转换电路生成控制信号至所述输出调整电路；
所述输出调整电路用于在所述控制信号的控制下，控制将所述伽马主电压提供至所述源极驱动集成电路。
可选的，所述电源管理集成电路包括模拟路正压生成电路；
所述控制电路用于在所述时序控制器提供输入信号至所述源极驱动集成电路之后，向所述模拟路正压生成电路提供使能信号；
所述模拟路正压生成电路用于在接收到所述使能信号后，生成所述伽马主电压，并将所述伽马主电压提供至所述源极驱动集成电路。
本发明实施例还提供了一种启动控制方法，应用于上述的启动控制模组，所述启动控制方法包括：
在所述时序控制器提供输入信号至所述源极驱动集成电路之后，控制电路控制所述电源管理集成电路提供伽马主电压至所述源极驱动集成电路。
本发明实施例还提供了一种显示装置，包括上述的启动控制模组。
本发明实施例所述的启动控制模组、启动控制方法和显示装置通过控制电路，使得时序控制器向源极驱动集成电路提供输入信号后，才控制电源管理集成电路提供伽马主电压avdd至源极驱动集成电路，能够保证源极驱动集成电路接收到的avdd上电时间晚于源极驱动集成电路接收到的输入信号上电时间，避免出现avdd先于输入信号达到源极驱动集成电路的情况，避免源极驱动集成电路输出异常而引起的黑屏。
附图说明
图1是本发明实施例所述的启动控制模组中的控制电路的结构图；
图2是本发明实施例所述的启动控制模组中的控制电路的结构图；
图3是本发明实施例所述的启动控制模组应用于的显示装置中的时序控制器、电源管理集成电路和源极驱动集成电路之间的连接关系示意图；
图4示出了图3中的相关信号的上电时序；
图5是输出调整电路的一实施例的电路图；
图6是使用本发明实施例所述的启动控制模组后的dvdd1v8信号d1、伽马主电压avdd、ceds信号s1和lockout信号l1的示意图；
图7是源极驱动集成电路的接收端的结构示意图；
图8是采样模块内部逻辑示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明所有实施例中采用的晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。
在实际操作时，当所述晶体管为三极管时，所述控制极可以为基极，所述第一极可以为集电极，所述第二极可以发射极；或者，所述控制极可以为基极，所述第一极可以为发射极，所述第二极可以集电极。
在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述控制极可以为栅极，所述第一极可以为漏极，所述第二极可以为源极；或者，所述控制极可以为栅极，所述第一极可以为源极，所述第二极可以为漏极。
本发明实施例所述的启动控制模组，应用于显示装置，所述显示装置包括电源管理集成电路、时序控制器和源极驱动集成电路；所述启动控制模组包括控制电路；
所述控制电路用于在所述时序控制器提供输入信号至所述源极驱动集成电路之后，控制所述电源管理集成电路提供伽马主电压至所述源极驱动集成电路；
所述输入信号包括输入数据信号和数据采样时钟信号。
本发明实施例所述的启动控制模组通过控制电路，使得时序控制器向源极驱动集成电路提供输入信号后，才控制电源管理集成电路提供伽马主电压avdd至源极驱动集成电路，能够保证源极驱动集成电路接收到的avdd上电时间晚于源极驱动集成电路接收到的输入信号上电时间，避免出现avdd先于输入信号达到源极驱动集成电路的情况，避免源极驱动集成电路输出异常而引起的黑屏。
可选的，所述输入信号为ceds(clockembeddeddifferentialsignal,时钟嵌入差分信号)信号，但不以此为限。
如图1所示，所述控制电路可以包括信号关联电路11和输出调整电路12，其中，
所述信号关联电路11用于在所述时序控制器提供输入信号至所述源极驱动集成电路后，生成控制信号，并通过控制信号端将控制信号avdd_en提供至所述输出调整电路12；
所述输出调整电路12与所述控制信号端电连接，用于在所述控制信号avdd_en的控制下，控制将所述伽马主电压提供至所述源极驱动集成电路10。
可选的，如图2所示，所述信号关联电路11可以集成于所述时序控制器21中，所述输出调整电路12可以集成于所述电源管理集成电路22中；
所述时序控制器21向所述源极驱动集成电路10提供所述输入信号，所述输入信号可以为ceds信号。
在本发明至少一实施例中，所述时序控制器可以包括v-by-one信号接收接口、转换电路和ceds信号发送接口；
所述v-by-one信号接收接口用于接收v-by-one信号；
所述转换电路分别与所述v-by-one信号接收接口和ceds信号发送接口电连接，用于将所述v-by-one信号转换为ceds信号，并输出所述ceds信号；
所述ceds信号发送接口与所述源极驱动集成电路电连接，用于将所述ceds信号输出至所述源极驱动集成电路；
所述信号关联电路与所述转换电路电连接，用于在所述转换电路输出所述ceds信号后生成所述控制信号；或者，所述信号关联电路与所述ceds信号发送接口电连接，用于在所述ceds信号发送接口将所述ceds信号输出至所述源极驱动集成电路后，生成所述控制信号。
v-by-one是专门面向图像传输开发出的数字接口标准。
在具体实施时，所述时序控制器可以接收v-by-one信号，之后由转换电路将v-by-one信号转换为ceds信号，并通过ceds信号发送接口输出ceds信号至源极驱动器。此时，所述信号关联电路可以设置于转换电路后端，或者，所述信号关联电路可以设置于ceds信号发送接口后端，这两种情况都可以使得所述信号关联电路以ceds信号为输入，而输出控制信号avdd_en。
如图3所示，所述时序控制器21包括v-by-one信号接收接口rx、转换电路30和ceds信号发送接口tx；
所述转换电路30分别与rx和tx电连接，用于将来自rx的v-by-one信号转换为ceds信号，并将所述ceds信号通过tx输出至源极驱动集成电路10；
所述控制电路包括信号关联电路11和输出调整电路12；
所述信号关联电路11设置于所述时序控制器21中，所述输出调整电路12设置于电源管理集成电路22中；
在所述电源管理集成电路22中，将输出调整电路12设置于avdd生成电路221(所述avdd生成电路221用于生成伽马主电压)后端，所述输出调整电路12根据所述信号关联电路11提供的控制信号avdd_en调整伽马主电压avdd到达源极驱动集成电路10的时间，以使得源极驱动集成电路10接收到的avdd上电时间不早于ceds信号上电时间；
所述信号关联电路11设置于所述时序控制器21中；在所述转换电路30后端增加所述信号关联电路11；所述信号关联电路11生成所述控制信号avdd_en(在图3所示的至少一实施例中，avdd_en可以为高电压信号)，所述信号关联电路11所生成的avdd_en由转换电路30输出的ceds信号控制，以能方便的将avdd_en的生成时间控制在ceds信号上电之后；
当所述输出调整电路12接收到avdd_en时，才能向后端的源极驱动集成电路10输出伽马主电压avdd，即源极驱动集成电路10接收到avdd的时间不会早于源极驱动集成电路10接收到ceds信号的时间，此时在源极驱动集成电路10内部avdd上电后，不会存在ceds信号floating(浮空)的状态，因此源极驱动集成电路10内部逻辑状态清晰，不会出现因漏电流而引起的黑屏现象。
本发明如图3所示的启动控制模组的至少一实施例在工作时，可以通过时序控制器21中的代码设定，在tx向源极驱动集成电路10发送ceds信号s1后进行延时，经过一段时间之后再生成控制信号avdd_en。
在具体实施时，为了以免开机延时时间过长，可以将所述一段时间控制为小于或等于1000ms。
在图3所示的至少一实施例中，所述电源管理集成电路22还可以包括第一电压生成模块31、第二电压生成模块32和第三电压生成模块33；
所述第一电压生成模块31用于生成dvdd3v3信号，并将其提供至所述时序控制器21；dvdd3v3是时序控制器的供电电压；
所述第二电压生成模块32用于生成dvdd1v8信号，并将其提供至所述时序控制器21；dvdd1v8是时序控制器以及源极驱动集成电路的供电电压；
所述第三电压生成模块33用于生成havdd、vgh、vgl等其他电压信号。
其中，havdd为源极驱动集成电路中负极性op(运算放大器)的供电电压。vgh为高电压信号，vgl为低电压信号。
图4示出了图3中的相关信号的上电时序。
在图4中，标号为avdd_int的为avdd生成电路221生成的伽马主电压，s1为ceds信号发送接口tx发送给源极驱动集成电路10的ceds信号，avdd_en为控制信号，avdd为电源管理集成电路22提供至源极驱动集成电路10的伽马主电压；por为上电复位信号，d1为dvdd1v8信号，l1为lockout信号。
在图4中，在斜线所示的时间段内，ceds信号s1上电。
如图4所示，在tx向源极驱动集成电路10发送ceds信号s1之后，电源管理成电路22才向源极驱动集成电路10提供伽马主电压avdd；上电复位信号por跟随avdd一起上电。
在图4中，lockout信号为源极驱动集成电路的输出信号，在lock(锁定)级联机制中，本颗sourcedriveric(源极驱动集成电路)的lockout(锁定输出)信号即为下一颗sourcedriveric的lockin(锁定输入)信号，第一颗sourcedriveric的lockin信号由前端输入提供，最后一颗sourcedriveric的lockout信号反馈至时序控制器，只有时序控制器接收到最后一颗sourcedriveric的lockout信号，则认为级联机制ready(准备好)，可以进行下一步动作。
在具体实施时，所述信号关联电路11可以设置于所述时序控制器21外部，可以由时序控制器输出的某个或某些ceds信号做输入，产生所需的avdd_en，这样时序控制器不用进行硬件改版。
在优选情况下，所述输出调整电路可以设置于所述电源管理集成电路外部，这样电源管理集成电路也不用进行硬件改版。
当所述输出调整电路设置于所述电源管理集成电路外部时，所述输出调整电路可以包括输出控制晶体管；
所述输出控制晶体管的控制极与所述控制信号端电连接，所述输出控制晶体管的第一极与所述电源管理集成电路的伽马主电压输出端电连接，所述输出控制晶体管的第二极与所述源极驱动集成电路电连接；
所述电源管理集成电路通过所述伽马主电压输出端输出所述伽马主电压。
如图5所示，所述输出调整电路包括输出控制晶体管t0；
t0的栅极接入控制信号avdd_en，t0的第一极与电源管理集成电路22用于输出伽马主电压的端子电连接，t0的第二极为所述源极驱动集成电路提供伽马主电压avdd；
当信号关联电路提供avdd_en时，t0打开，以将伽马主电压提供至源极驱动集成电路10。
在图5中，d1为dvdd1v8信号，d2为dvdd3v3信号。
在图5所示的实施例中，t0可以为三极管、薄膜晶体管或场效应晶体管，但不以此为限。
在实际操作时，伽马主电压avdd还可以进入p-gammaic(可编程伽马电压生成集成电路)或其他电路。在avdd有多处流向时，可以仅对avdd至源极驱动集成电路的一路进行调整。对于p-gammaic，其由avdd做输入，生成多个伽马参考电压，而生成的伽马参考电压也是源极驱动集成电路的输入，故而这些伽马参考电压也不能早于ceds到达源极驱动集成电路，也即作为p-gammaic的输入的avdd也最好与进入源极驱动集成电路的avdd一起进行调整。
在具体实施时，电源管理集成电路也可以在向源极驱动集成电路提供avdd的同时，向源极驱动集成电路提供havdd，但不以此为限。
在具体实施时，所述电源管理集成电路包括模拟路正压生成电路；
所述控制电路用于在所述时序控制器提供输入信号至所述源极驱动集成电路之后，向所述模拟路正压生成电路提供使能信号；
所述模拟路正压生成电路用于在接收到所述使能信号后，生成所述伽马主电压，并将所述伽马主电压提供至所述源极驱动集成电路。
在pmic(电源管理集成电路)内部，所生成的模拟路正压包括avdd、havdd和vgh。这些信号在显示装置开机时上电时序有一定关联性。这些电压的生成电路中有一个统一的使能信号，当该使能信号置高后，这些信号才可以生成。在pmic内部对avdd的输出时序进行调整等时，也可以将avdd_en作为整个模拟路正压生成电路的使能信号，以控制所述模拟路正压生成电路生成avdd、havdd和vgh。
在具体实施时，所述控制电路可以包括信号生成控制电路和输出调整电路；
所述信号生成控制电路用于在所述时序控制器提供输入信号至所述源极驱动集成电路之后，控制通过所述时序控制器或所述显示装置包括的电平转换电路生成控制信号至所述输出调整电路；
所述输出调整电路用于在所述控制信号的控制下，控制将所述伽马主电压提供至所述源极驱动集成电路。
在具体实施时，为解决sourcedriveric内部晶体管漏电流引起的显示装置启动黑屏现象，需要满足avdd提供至sourcedriveric的时间不早于ceds信号提供至sourcedriveric。为了方便可以使用tcon(时序控制器)内部闲置的引脚来实现该功能，通过tcon代码的调试，在所述时序控制器提供ceds信号至所述源极驱动集成电路之后,由时序控制器的一引脚向输出调整电路提供控制信号，以使得时序控制器不需做任何的硬件改动。
可选的，所述控制信号也可以由显示装置包括的levelshift(电平转换电路)等模块来产生。
针对b965全面屏的高温启动黑屏不良，经验证以下方案有效且实用(变更最小)：通过调整tcon(时序控制器)code(代码)，使得tcon的clk10pin(管脚)上产生合适的控制信号avdd_en，将avdd_en连接至pmic(电源管理集成电路)的整个模拟路电压生成模块的使能信号端，替换原有的使能信号，来统一调整模拟路信号，以使得高温启动黑屏不良现象不再发生。使用此方案后的dvdd1v8信号d1、伽马主电压avdd、ceds信号s1和lockout信号l1如图6所示；其中，ceds信号s1和lockout信号l1都对应于级联的第一个源极驱动集成电路。
在图6中，在斜线所示的时间段内，ceds信号s1上电。
在相关技术中，因具有ceds结构的显示屏中均存在各源极驱动集成电路之间存在lock(锁定)级联机制，级联机制中某一颗cof(覆晶薄膜，所述cof上设置有源极驱动集成电路)，级联机制中某一颗cof异常会导致所有cof无法正常接收tcon发送的ceds信号，此时的表现为黑屏不良。在源极驱动集成电路的供电电压dvdd1v8上电之后，源极驱动集成电路启动工作。avdd上电至ceds信号上电期间，ceds信号处于floating(浮空)状态。在该上电期间内，源极驱动集成电路无法根据ceds信号解析出其内部的时钟信号，故而驱动集成集成电路内部逻辑默认此时时钟信号的电位为低电压。
图7是源极驱动集成电路的接收端的结构示意图。在图7中，vinp为ceds差分信号的正输入端信号，vinn为ceds差分信号的负输入端信号，vinp和vinn经过afe(模拟前端)模块71后解析为数字输入信号din，采样模块72将din转换为数字数据信号，时钟恢复模块73将din转换为数字时钟信号(所述数字时钟信号可以为数字数据采样时钟信号)，lockdetector(锁定检测)模块74将所述数字数据信号和数字时钟信号转换为第一锁定信号locki和第二锁定信号lock_pad，lock_pad即为源极驱动集成电路生成的lockout信号，该lockout信号用作多个源极驱动集成电路之间的级联，locki可以视为lock_pad在源极驱动集成电路内部的表现。源极驱动集成电路正常工作时，要求locki和lock_pad保持一致。
图8是采样模块内部逻辑示意图，图中以各数字信号的第0位来说明。正常工作时，第0位数字时钟信号ck[0]会变化，第0位数字数据信号d[0]应follow(跟随)din。当ck[0]的电位为低电压时，根据采样模块的逻辑可知mp2和mn4都处于闭合状态，则db点处于浮空状态。如果ck[0]的电位长时间处于低电压，db会长时间处于浮空状态，此时mp2的漏电流和mp4的漏电流会对mp3的状态产生影响。当mp2的漏电流iup小于mn4的漏电流iun时，db处会有一电流从mp3的栅极流向iup和idn的节点。当该电流大到一定值时，mp3管会打开，d[0]会被异常置高(h)。
在图8中，标号为mp0的为第一晶体管，标号为mp1的为第二晶体管，标号为mp2的为第三晶体管，标号为mp3的为第四晶体管，标号为mn0的为第五晶体管，标号为mn1的为第六晶体管，标号为mn2的为第七晶体管，标号为mn3的为第八晶体管，标号为mn4的为第九晶体管，标号为mn5的为第十晶体管；
mp0、mp1、mp2和mp3都为p型晶体管，mn0、mn1、mn2、mn3、mn4和mn5都为n型晶体管。
由上文所述，avdd上电至ceds信号上电期间，ceds信号处于浮空状态，此时源极驱动集成电路内部逻辑默认时钟信号的电位为低电压。ceds信号处于浮空状态的时间越长，时钟信号处于浮空状态的时间越长，iup和iun的作用越明显，越容易发生数字数据信号被异常置高的可能，且漏电流的影响会随着温度的升高而增加。
图7中locki和lock_pad是由数字数据信号和数字时钟信号决定，但生成locki和lock_pad的逻辑不同。当数字时钟信号的电位为低电压时，lock_pad的电位为低电压，则此时lockout信号的电位会一直保持低电压。当数字时钟信号的电位为低电压，并且数字数据信号的电位为高电压时，locki的电位为高电压。即此时因为数字数据信号的电位被异常置高时，导致了locki和lock_pad出现了不一致的情况。此时源极驱动集成电路整体工作异常，总体表现为黑屏不良。
为了解决如上问题，本发明实施例提供了上述的启动控制模块。
本发明实施例所述的启动控制方法，应用于上述的启动控制模组，所述启动控制方法包括：
在时序控制器提供输入信号至源极驱动集成电路之后，控制电路控制电源管理集成电路提供伽马主电压至所述源极驱动集成电路。
在本发明实施例所述的启动控制方法中，通过控制电路，使得时序控制器向源极驱动集成电路提供输入信号后，才控制电源管理集成电路提供伽马主电压avdd至源极驱动集成电路，能够保证源极驱动集成电路接收到的avdd上电时间晚于源极驱动集成电路接收到的输入信号上电时间，避免出现avdd先于输入信号达到源极驱动集成电路的情况，避免源极驱动集成电路输出异常而引起的黑屏。
本发明实施例所述的显示装置包括上述的启动控制模组。
本发明实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
1.一种启动控制模组，应用于显示装置，所述显示装置包括电源管理集成电路、时序控制器和源极驱动集成电路；其特征在于，所述启动控制模组包括控制电路；
所述控制电路用于在所述时序控制器提供输入信号至所述源极驱动集成电路之后，控制所述电源管理集成电路提供伽马主电压至所述源极驱动集成电路；
所述输入信号包括输入数据信号和数据采用时钟信号。
2.如权利要求1所述的启动控制模组，其特征在于，所述输入信号为时钟嵌入差分ceds信号。
3.如权利要求1或2所述的启动控制模组，其特征在于，所述控制电路包括信号关联电路和输出调整电路，其中，
所述信号关联电路用于在所述时序控制器提供输入信号至所述源极驱动集成电路后，生成控制信号，并通过控制信号端将控制信号提供至所述输出调整电路；
所述输出调整电路与所述控制信号端电连接，用于在所述控制信号的控制下，控制将所述伽马主电压提供至所述源极驱动集成电路。
4.如权利要求3所述的启动控制模组，其特征在于，所述时序控制器包括v-by-one信号接收接口、转换电路和ceds信号发送接口；
所述v-by-one信号接收接口用于接收v-by-one信号；
所述转换电路分别与所述v-by-one信号接收接口和ceds信号发送接口电连接，用于将所述v-by-one信号转换为ceds信号，并输出所述ceds信号；
所述ceds信号发送接口与所述源极驱动集成电路电连接，用于将所述ceds信号输出至所述源极驱动集成电路；
所述信号关联电路与所述转换电路电连接，用于在所述转换电路输出所述ceds信号后生成所述控制信号；或者，所述信号关联电路与所述ceds信号发送接口电连接，用于在所述ceds信号发送接口将所述ceds信号输出至所述源极驱动集成电路后，生成所述控制信号。
5.如权利要求3所述的启动控制模组，其特征在于，所述输出调整电路设置于所述电源管理集成电路外部。
6.如权利要求5所述的启动控制模组，其特征在于，所述输出调整电路包括输出控制晶体管；
所述输出控制晶体管的控制极与所述控制信号端电连接，所述输出控制晶体管的第一极与所述电源管理集成电路的伽马主电压输出端电连接，所述输出控制晶体管的第二极与所述源极驱动集成电路电连接；
所述电源管理集成电路通过所述伽马主电压输出端输出所述伽马主电压。
7.如权利要求1或2所述的启动控制模组，其特征在于，所述控制电路包括信号生成控制电路和输出调整电路；
所述信号生成控制电路用于在所述时序控制器提供输入信号至所述源极驱动集成电路之后，控制通过所述时序控制器或所述显示装置包括的电平转换电路生成控制信号至所述输出调整电路；
所述输出调整电路用于在所述控制信号的控制下，控制将所述伽马主电压提供至所述源极驱动集成电路。
8.如权利要求1或2所述的启动控制模组，其特征在于，所述电源管理集成电路包括模拟路正压生成电路；
所述控制电路用于在所述时序控制器提供输入信号至所述源极驱动集成电路之后，向所述模拟路正压生成电路提供使能信号；
所述模拟路正压生成电路用于在接收到所述使能信号后，生成所述伽马主电压，并将所述伽马主电压提供至所述源极驱动集成电路。
9.一种启动控制方法，应用于如权利要求1至8中任一权利要求所述的启动控制模组，其特征在于，所述启动控制方法包括：
在所述时序控制器提供输入信号至所述源极驱动集成电路之后，控制电路控制所述电源管理集成电路提供伽马主电压至所述源极驱动集成电路。
10.一种显示装置，其特征在于，包括如权利要求1至8中任一权利要求所述的启动控制模组。
技术总结