本发明涉及显示技术领域，尤其涉及一种阵列基板及其驱动方法、显示装置。
背景技术：
阵列基板行驱动(gatedriveronarray，简称goa)技术是将栅极驱动电路制作于阵列基板的衬底上的技术。因栅极驱动电路是直接在衬底上制作形成的，节省了栅极驱动芯片(gateic)的使用，可实现显示装置的无边框或窄边框设计，且有利于提高产品的良率，同时也降低生产成本等诸多优点而备受青睐。
由于低功耗的显示装置更节能，更具有市场价值，因此本领域技术人员通过采用低频驱动技术来达到上述目的。即通过减小栅极驱动电路的驱动频率来达到节省功耗的目的。然而减小栅极驱动电路的驱动频率后，显示装置的显示画面的刷新频率会降低，从而降低显示画面的品质，严重情况下显示画面可看到亮暗条纹，严重影响人眼视觉感受。
技术实现要素：
本发明的实施例提供一种阵列基板及其驱动方法、显示装置，用于解决低频驱动下，显示装置显示画面品质差的问题。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，提供一种阵列基板包括：栅极驱动电路，包括多个第一移位寄存器组和第二移位寄存器组；每个所述第一移位寄存器组包括多个级联的第一移位寄存器，所述第二移位寄存器组包括多个级联的第二移位寄存器；所述多个第一移位寄存器组用于分时驱动；多个亚像素，划分为第一亚像素组和第二亚像素组；所述第一亚像素组中包括交替排布的红色亚像素和蓝色亚像素；所述第二亚像素组中包括绿色亚像素；所述第一移位寄存器与所述第一亚像素组相耦接；所述第二移位寄存器与所述第二亚像素组相耦接；其中，相邻所述第二亚像素组之间设置有至少一个所述第一亚像素组。
可选的，相邻所述第二亚像素组之间设置有多个第一亚像素组，位于相邻所述第二亚像素组之间的不同所述第一亚像素组，与不同所述第一移位寄存器组中的所述第一移位寄存器相耦接。
可选的，与同一所述第一移位寄存器组中的所述第一移位寄存器相耦接的各个所述第一亚像素组，和各自的参考亚像素组的相对位置关系相同；其中，所述参考亚像素组为，沿第一方向与所述第一亚像素组相邻的所述第二亚像素组；所述第一方向为与所述亚像素的行方向相交的方向。
可选的，所述多个第一移位寄存器组中的多个所述第一移位寄存器和多个所述第二移位寄存器循环交替排布；所述第一移位寄存器和与其相耦接的所述第一亚像素组位于同一行，所述第二移位寄存器和与其相耦接的所述第二亚像素组位于同一行。
可选的，与同一所述第一移位寄存器组中的所述第一移位寄存器相耦接的多个所述第一亚像素组，包括的所述红色亚像素和蓝色亚像素的排布规律不完全相同。
可选的，相邻所述第二亚像素组之间设置有一个所述第一亚像素组，相邻所述第一亚像素组与不同的所述第一移位寄存器组中的所述第一移位寄存器相耦接。
可选的，相邻所述第一亚像素组中所述红色亚像素和蓝色亚像素的排布规律不同。
可选的，同一所述第一亚像素组中的所述红色亚像素和所述蓝色亚像素位于同一行；
可选的，同一所述第二亚像素组中的所述绿色亚像素位于同一行。
可选的，每个所述第一移位寄存器组与一个第一起始信号端相耦接，所述第二移位寄存器组与第二起始信号端相耦接。
可选的，每个所述第一移位寄存器组中上一级的所述第一移位寄存器的第一输出端与下一级所述第一移位寄存器的第一输入端相耦接；
可选的，所述第二移位寄存器组中上一级的所述第二移位寄存器的第二输出端与下一级所述第二移位寄存器的第二输入端相耦接。
第二方面，一种显示装置，包括所述的阵列基板；所述显示装置包括显示区和位于所述显示区外围的周边区，所述阵列基板中的栅极驱动电路位于所述周边区，所述阵列基板中的亚像素位于所述显示区。
第三方面，一种阵列基板的驱动方法，包括：多个第一移位寄存器组分时向与其相耦接的第一亚像素组输出第一栅极扫描信号；在每个所述第一移位寄存器组向与其相耦接的第一亚像素组输出第一栅极扫描信号的同时，第二移位寄存器组向与其相耦接的第二亚像素组输出第二栅极扫描信号。
可选的，所述多个第一移位寄存器组分时向与其相耦接的第一亚像素组输出第一栅极扫描信号，包括：所述多个第一移位寄存器组交替向与其相耦接的第一亚像素组输出第一栅极扫描信号。
可选的，所述多个第一移位寄存器组分时向与其相耦接的第一亚像素组输出第一栅极扫描信号，包括：所述多个第一移位寄存器组依次分别向与其相耦接的第一亚像素组输出第一栅极扫描信号。
本发明中，一方面因绿色亚像素用高频的第二移位寄存器(d)驱动，而红色亚像素和蓝色亚像素用低频的第一移位寄存器(a)、第一移位寄存器(b)或第一移位寄存器(c)来驱动，相比于正常驱动模式下红色亚像素、蓝色亚像素和绿色亚像素均用60hz的第一移位寄存器驱动的情况，显示装置的总功率降低，使得显示装置的功耗降低。另一方面，因绿色亚像素是对发光亮度起到主要贡献的亚像素，而绿色亚像素是用高频的第二移位寄存器(d)驱动的，该频率高于正常驱动模式下驱动绿色亚像素的第一移位寄存器的频率60hz，所以本发明提供的阵列基板的结构和驱动方法会使得一帧画面中发光时段所占时长会减短，使得每一帧中发光时段发光器件亮度衰减量δl会减小。这样一来，当前帧图像与前一帧图像之间的亮度差会减小，从而可降低显示装置的显示画面出现闪烁问题的可能性，有益于显示装置显示画面品质的改善。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种显示装置的结构示意图；
图2为本申请实施例提供的一种显示模组的结构示意图；
图3为本申请实施例提供的一种显示面板的结构示意图；
图4为本申请实施例提供的一种阵列基板的结构示意图；
图5为本申请实施例提供的一种像素电路和发光器件的剖视图；
图6a为本申请实施例提供的一种像素电路的示意图；
图6b为本申请实施例提供的一种控制像素电路的时序图；
图7为本申请实施例提供的另一种阵列基板的结构示意图；
图8为本申请实施例提供的一种多个移位寄存器级联的示意图；
图9为本申请实施例提供的一种不同频率下图像亮度衰减的示意图；
图10a为本申请实施例提供的又一种阵列基板的结构示意图；
图10b为本申请实施例提供的又一种阵列基板的结构示意图；
图10c为本申请实施例提供的又一种阵列基板的结构示意图；
图10d为本申请实施例提供的又一种阵列基板的结构示意图；
图11a为本申请实施例提供的一种移位寄存器的结构示意图；
图11b为本申请实施例提供的一种控制移位寄存器的时序图；
图12a为本申请实施例提供的一种阵列基板点亮的示意图；
图12b为本申请实施例提供的一种控制阵列基板点亮的时序图；
图12c为本申请实施例提供的另一种阵列基板点亮的示意图；
图12d为本申请实施例提供的又一种阵列基板点亮的示意图；
图13为本申请实施例提供的另一种控制阵列基板点亮的时序图；
图14a为本申请实施例提供又一种阵列基板的结构示意图；
图14b为本申请实施例提供又一种阵列基板的结构示意图；
图15a为本申请实施例提供的又一种控制阵列基板点亮的时序图；
图15b为本申请实施例提供的又一种阵列基板点亮的示意图；
图15c为本申请实施例提供的又一种阵列基板点亮的示意图。
附图标记：
1000-显示装置；100-显示模组；110-中框；120-壳体；130-盖板；1-显示面板；2-背光模组；3-阵列基板；31-衬底；32-亚像素；322-第一亚像素组；323-第二亚像素组；320-发光器件；3201阴极；3203-发光材料层；3202-阳极；c-电容；d-像素电路；33-栅极驱动电路；aa-显示区；q-周边区。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
以下，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
此外，本申请中，“上”、“下”等方位术语是相对于附图中的部件示意置放的方位来定义的，应当理解到，这些方向性术语是相对的概念，它们用于相对于的描述和澄清，其可以根据附图中部件所放置的方位的变化而相应地发生变化。
在本申请中，除非另有明确的规定和限定，术语“耦接”应做广义理解，例如，可以是直接接触耦接，也可以通过中间媒介间接耦接。“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
本申请实施例提供一种显示装置，本申请实施例涉及的显示装置例如可以是：平板电脑、手机、电子阅读器、遥控器、个人计算机(personalcomputer，简称pc)、笔记本电脑、个人数字助理(personaldigitalassistant，简称pda)、车载设备、网络电视、可穿戴设备、电视机等。
本申请实施例对上述显示装置的具体形式不做特殊限制，以下为了方便说明，是以显示装置为手机为例进行的说明。
在本申请提供的一些实施例中，如图1所示，上述显示装置1000，主要包括显示模组100、中框110、壳体120以及盖板130，显示模组100和中框110设置于壳体120内。
其中，上述中框110位于显示模组100和壳体120之间，中框110远离显示模组100的表面(朝向壳体120的表面)用于安装电池、电路板、摄像头(camera)、天线等内部元件。
盖板130位于显示模组100远离中框110一侧，盖板130例如可以是盖板玻璃(coverglass，简称cg)，该盖板玻璃可以具有一定的韧性。
显示模组100具有能够看到显示画面的出光侧和与上述出光侧相对设置的背面，中框110设置在显示模组100的背面，盖板130设置在显示模组100的出光侧。
其中，上述显示模组100包括显示面板(displaypanel，简称dp)。
示例的，如图2所示，上述显示面板1可以为液晶(liquidcrystaldisplay，简称lcd)显示面板。在此情况下，该显示模组100还包括设置在液晶显示面板背面，用于向该液晶显示面板提供光源的背光模组(backlightunit，简称blu)2。
或者，示例的，上述显示面板1为有机发光二极管(organiclightemittingdiode，oled)显示面板或者量子点发光二极管(quantumdotlightemittingdiodes，qled)显示面板。在此情况下，oled显示面板和qled显示面板能够实现自发光，因此显示模组100中无需设置上述背光模组2。
这样一来，上述显示装置可以是仅包括显示面板，也可以是在包括有显示面板的基础上还包括其他部件。
以下为了便于说明，以显示面板1为oled显示面板为例进行说明。
其中，oled显示面板可以是顶发光型显示面板，也可以是底发光型显示面板，还可以是双面发光型显示面板。本申请实施例提供的oled显示面板仅为一种示意，不做任何限定。
关于显示面板1的结构，在本申请提供的一些实施例中，如图3所示，从截面图上来看，显示面板1包括层叠设置的阵列基板3和封装薄膜4。封装薄膜4用于对阵列基板3进行封装。
从俯视图上来看，如图4所示，显示面板1包括显示区(activearea，简称aa)和位于显示区外围的周边区q。其中，显示面板1的显示区aa作为显示装置001的显示区，显示面板1的周边区，作为显示装置的周边区。
基于此，本申请实施例提供一种阵列基板3，如图4所示，阵列基板3包括衬底31、设置在衬底31上的多个亚像素32、栅极驱动电路33、多路开关(multiplexer，简称mux)、显示驱动集成电路(displaydriverintegratedcircuits，简称ddic)以及柔性电路板(flexibleprintedcircuit，简称fpc)。
亚像素32位于显示面板1的显示区aa，栅极驱动电路33、mux、ddic及fpc均位于显示面板1的周边区q。
栅极驱动电路33用于向显示面板1中的亚像素32传输栅极扫描信号，mux用于将显示区aa中与亚像素32的数据信号端相耦接的数据线与ddic电连接，实现亚像素32通过数据线接收ddic传输的数据信号。ddic用于接收电子设备中驱动系统端传输的信号并将信号按照特定的时序控制输送至显示面板1。fpc用于连接驱动系统与ddic。关于衬底11，在一些实施例中，衬底11可以采用柔性树脂材料构成。在此情况下，该显示面板1为柔性显示面板。
关于亚像素32的结构，在本申请提供的一些实施例中，如图5所示，亚像素32包括发光器件320和像素电路d，像素电路d用于向发光器件320传输驱动信号，以驱动发光器件320发光。
关于像素电路d，示例的，如图5所示，像素电路d设置在衬底31上。
像素电路d(或称像素驱动电路)一般由薄膜晶体管(thinfilmtransistor，简称tft)、电容(capacitance，简称c)等电子器件组成。例如像素电路d可以是由两个薄膜晶体管(一个开关tft和一个驱动tft)和一个电容c构成的2t1c结构的像素电路，当然像素电路d还可以是由两个以上的薄膜晶体管(多个开关tft和一个或多个驱动tft)和至少一个电容构成。
其中，像素电路d中包括的多个开关tft可以与驱动tft同步形成，图5中仅示意出了像素电路d中的驱动tft。
在本申请提供的一些实施例中，如图6a所示，像素电路d可以包括电容c和多个开关晶体管(m1、m2、m3、m5、m6、m7)以及一个驱动晶体管m4。
其中，一部分开关晶体管(例如，m1、m7)的栅极用于接收如图6b所示的第一选通信号n-1。另一部分开关晶体管(例如，m2、m3)的栅极用于接收如图6b所示的第二选通信号n。又一部分开关晶体管(例如，m5、m6)的栅极用于接收如图6b所示的发光控制信号em。
需要说明的是，上述晶体管可以为n型晶体管，也可以为p型晶体管。本发明对晶体管的类型不作限定，以下仅以晶体管为p型晶体管为例进行说明。
在本申请提供的一些实施例中，图6a所示的像素电路d的工作过程包括图6b所示的三个阶段，第一阶段、第二阶段及第三阶段。下面对第一阶段、第二阶段及第三阶段的详细过程进行示例说明。
第一阶段，在第一选通信号n-1的控制下，图6a中，开关晶体管m1和开关晶体管m7导通。初始电压vint通过开关晶体管m1和开关晶体管m7，分别传输至驱动晶体管m4的栅极(gate，简称g)以及oled的阳极(anode，简称a)。达到对oled的阳极a以及驱动晶体管m4的栅极g进行复位的目的。同时，初始电压vint对电容c进行充电。
第二阶段，在第二选通信号n的控制下，开关晶体管m3和开关晶体管m2导通，驱动晶体管m4的栅极g与漏极(drain，简称d)电连接，驱动晶体管m4成二极管导通状态。此时，数据信号vdata通过开关晶体管m2写入至驱动晶体管m4的源极(source，简称s)，并对驱动晶体管m4的阈值电压vth进行补偿。
第三阶段，在发光控制信号em的控制下，开关晶体管m5和开关晶体管m6导通，驱动晶体管m4的栅极g与电容c的一端电连接，电容c放电导通驱动晶体管m4。此时，电压elvdd与elvss之间的电流通路导通，驱动晶体管m4产生的驱动电流i通过上述电流通路传输至oled，以驱动oled进行发光。
然而，在像素电路d工作的第三阶段，随着第三阶段时间的延长，因电容c持续放电，电容存储量持续降低，那么与电容c的一端电连接的驱动晶体管m4的栅极g的电压会持续下降。驱动晶体管m4的源极s连接的固定电压elvdd，那么驱动晶体管m4上的电压vgs(驱动晶体管m4栅极g的电压与驱动晶体管m4源极s的电压差)随着第三阶段时间的延长会持续减小，那么驱动晶体管m4上产生的驱动电流i就会持续减小。在另一种可能的情况下，因驱动晶体管m4的栅极g还与开关晶体管m1和开关晶体管m3的源极或者漏极电连接，若开关晶体管m1和开关晶体管m3没有完全关断，存在漏电情况，那么驱动晶体管m4栅极g的电压也会减小，驱动晶体管m4源极s的电压elvdd不变，则驱动晶体管m4上的电压vgs也会随着第三阶段时间的延长会持续减小，从而驱动晶体管m4上产生的驱动电流i就会持续减小。本领域技术人员将上述出现驱动晶体管m4上驱动电流i持续减小现象的原因归属为泄漏电流的存在。
在上述情况下，如图4所示，该阵列基板31的周边区q中设置有三种栅极驱动电路33，分别为用于发出上述第一选通信号n-1的栅极驱动电路33(a)、用于发出上述第二选通信号n的栅极驱动电路33(b)以及用于发出上述发光控制信号em的栅极驱动电路33(c)。
基于此，同一行亚像素32的像素电路d中，开关晶体管m5、m6的栅极可以与栅极驱动电路33(c)相耦接；上述开关晶体管m1、m7的栅极可以与栅极驱动电路33(a)相耦接；上述开关晶体管m2、m3的栅极可以与栅极驱动电路33(b)相耦接。
可以理解的是，阵列基板3上还包括用于向上述像素电路d提供栅极扫描信号的栅线、提供数据信号(vdata)的数据线、提供电源信号(elvdd/elvss)的电源线以及提供初始信号(vint)的初始信号线。
关于发光器件320的结构，示例的，如图5所示，发光器件320设置在像素电路d远离衬底31的一侧。
发光器件320包括阳极3201、阴极3202和设置在阳极3201和阴极3202之间的发光材料层3203，发光材料层3203在阳极3201和阴极3202之间的驱动电流的驱动下发光。
其中，如图5所示，上述像素电路d与发光器件320的阳极3201耦接，像素电路d用于向发光器件320的阳极3201传输驱动信号，发光器件320的阴极3202接收电源信号，从而在阳极3201和阴极3202之间形成驱动电流，以驱动发光材料层3203发光。
多个亚像素32位于显示区aa，划分为多行。在本申请提供的一些实施例中，如图4所示，多个亚像素32阵列排布在衬底31上。
其中，如图4所示，显示面板1包括相交的第一方向y和第二方向x，第一方向为亚像素的列方向，第二方向为亚像素的行方向。或者理解为，第一方向为显示面板1中数据线的延伸方向，第二方向为显示面板1中栅线的延伸方向。沿第二方向x排布的一排亚像素称为一行亚像素。
多个亚像素32中的多个发光器件320可以发出多种颜色光，例如至少包括第一颜色、第二颜色和第三颜色，第一颜色、第二颜色和第三颜色为三基色(例如红色、绿色和蓝色)。也可以理解为多个亚像素32发出多种颜色光，例如至少包括第一颜色、第二颜色和第三颜色，第一颜色、第二颜色和第三颜色为三基色(例如红色、绿色和蓝色)。发红色光的亚像素称为红色亚像素r，发绿色光的亚像素称为绿色亚像素g，发蓝色光的亚像素称为蓝色亚像素b。
关于栅极驱动电路33，在本申请提供的一些实施例中，如图4所示，栅极驱动电路33位于周边区q。栅极驱动电路33可设置于阵列基板3上沿第二方向x的周边区q的单侧，也可以在设置于阵列基板3上沿第二方向x的周边区q的双侧，本申请实施例对此不做限定，图4仅是栅极驱动电路33在周边区q的位置关系的一种示意。
栅极驱动电路33用于向亚像素32中的像素电路d提供栅极扫描信号，通过调整栅极驱动电路33扫描信号的输出，可以调整显示面板中亚像素32的刷新频率。
基于此，以下以三个示例，对本申请实施例提供的阵列基板3的结构和驱动过程进行详细示意说明。
示例一
本申请实施例提供一种阵列基板3，如图7所示，阵列基板3包括多个亚像素32和栅极驱动电路33。多个亚像素32位于显示区aa，栅极驱动电路33位于周边区q。
关于多个亚像素32的排布方式，示例的，如图7所示，多个亚像素32划分为多行，沿第二方向x排布的一排亚像素称为一行亚像素。多行亚像素32例如以一行红蓝亚像素，一行绿亚像素进行排布，其中，一行红蓝亚像素包括多个红色亚像素r和多个蓝色亚像素b，多个红色亚像素r和多个蓝色亚像素b交替排布，一行绿亚像素包括多个绿色亚像素g。
需要说明的是，在本申请提供的一些实施例中仅是以上述亚像素32的排布方式为例进行示意的，多行亚像素32中亚像素32的排布方式不限于此，也可以以真实(real)rgb方式排布。例如从上往下数第一行亚像素为多个红色亚像素r，第二行亚像素为多个绿色亚像素g，第三行亚像素为多个蓝色亚像素b。也可以是第一行亚像素为多个蓝色亚像素b，第二行亚像素为多个绿色亚像素g，第三行亚像素为多个红色亚像素r。
关于栅极驱动电路33，示例的，如图7所示，栅极驱动电路33包括第一移位寄存器sr1(shiftregister，简称sr)组，第一移位寄存器组sr1包括多个级联的第一移位寄存器sr1。如第一级第一移位寄存器sr1(1)、第二级第一移位寄存器sr1(2)、第三级第一移位寄存器sr1(3)、第n级第一移位寄存器sr1(n)及第n 1级第一移位寄存器sr1(n 1)。多级第一移位寄存器sr1中，第n级第一移位寄存器sr1为上述任一项第一移位寄存器sr1；其中，n为大于等于2的整数。第一级第一移位寄存器sr1(1)、第二级第一移位寄存器sr1(2)、第三级第一移位寄存器sr1(3)、第n级第一移位寄存器sr1(n)及第n 1级第一移位寄存器sr1(n 1)沿第一方向y依次排列。
关于栅极驱动电路33中多个第一移位寄存器sr1之间的级联关系，如图8所示，第一级第一移位寄存器sr1(1)的输入端in连接第一起始信号端stv1。除了第一级第一移位寄存器sr1(1)以外，每级第一移位寄存器sr1(n)的输入端in与上一级第一移位寄存器sr1(n-1)的输出端output相耦接。
在此基础上，如图8所示，栅极驱动电路33中的每级第一移位寄存器sr1均与一行亚像素32相耦接，也就是说每级第一移位寄存器sr1均可以向与其耦接的一行亚像素32提供栅极扫描信号。
可以理解的是，第一移位寄存器sr1与一行亚像素32相耦接，实质上是第一移位寄存器sr1与一行亚像素32的像素电路d中的tft耦接。以下为了便于说明，以第一移位寄存器sr1与一行亚像素32相耦接进行描述，但应理解的是，实质是指第一移位寄存器sr1与一行亚像素32的像素电路d中的tft耦接。
基于此，通过上述描述可知，每一级第一移位寄存器sr1(n)的输出端output与下一级第一移位寄存器sr1(n 1)的输入端in耦接的同时，还和与该级第一移位寄存器sr1(n)相耦接的一行亚像素32的像素电路d中的tft耦接，用于向tft的栅极提供栅极扫描信号。
其中，第一起始信号端stv1用于输出第一起始信号，栅极驱动电路33的第一级第一移位寄存器sr1(1)在接收到上述第一起始信号后，第一级第一移位寄存器sr1(1)向与其耦接的一行亚像素32输出端output提供栅极扫描信号。同时，第一级第一移位寄存器sr1(1)还向第二级第一移位寄存器sr1(2)的输入端in提供起始信号，以使得第二级第一移位寄存器sr1(2)启动。
接下来，第二级第一移位寄存器sr1(2)向与其耦接的一行亚像素32中输出端output提供栅极扫描信号。同时，第二级第一移位寄存器sr1(2)还向第三级第一移位寄存器sr1(3)的输入端in提供起始信号，以使得第三级第一移位寄存器sr1(3)启动。
接下来，第三级第一移位寄存器sr1(3)向与其耦接的一行亚像素32输出端output提供栅极扫描信号。同时，第三级第一移位寄存器sr1(3)还向第三级第一移位寄存器sr1(3)所级联的第四级第一移位寄存器sr1(4)的输入端in提供起始信号。这样一来，通过上述多个级联的第一移位寄存器sr1，可以对多行依次排列且分别和多个级联的第一移位寄存器sr1耦接的亚像素32，逐行进行扫描。
需要说明的是，上述均是以栅极驱动电路33中，每一级第一移位寄存器sr1控制一行亚像素32进行显示为例进行的说明。在本申请的另一些实施例中，上述每一级第一移位寄存器sr1还可以控制至少两行亚像素32进行显示，本申请实施例对该第一移位寄存器sr1内部结构不做限定。为了方便说明，以下的实施例也仅是以栅极驱动电路33中，每一级第一移位寄存器sr1控制一行亚像素32进行显示为例进行说明。
基于上述描述，由于栅极驱动电路33中多个第一移位寄存器sr1依次级联，因此，在一图像帧内，栅极驱动电路33中各个第一移位寄存器sr1会通过各自的输出端output逐个输出栅极扫描信号。在此情况下，当第一行亚像素32被扫描后，其余行亚像素32也会逐行被扫描，以使得整个显示区aa中的所有亚像素32共同显示一帧图像，显示装置的功耗较高。
而在显示技术领域，显示装置1000显示图像的品质及显示装置1000的功耗都是本领域技术人员关心的重要问题。为了降低功耗，本领域技术人员推出低频驱动技术，也就是通过降低栅极驱动电路33中第一移位寄存器sr1的驱动频率来实现显示装置1000低频驱动的一种技术。
示例的，将栅极驱动电路33中第一移位寄存器sr1驱动频率为60hz，称为正常驱动模式，栅极驱动电路33中第一移位寄存器sr1驱动频率低于60hz时，称为低频驱动模式。
然而采用低频驱动技术后，在低频驱动模式下，显示装置1000的显示亮度可能会有所变化，而显示装置1000的显示亮度也是显示图像的品质的一个关键因素。
下面，以栅极驱动电路33中第一移位寄存器sr1驱动频率分别为60hz和30hz为例，对显示装置1000显示一帧图像过程中显示亮度的变化进行示意。
如图9所示，显示一帧图像的时间段包括刷新时段和发光时段，又结合上述像素电路d的第一阶段、第二阶段及第三阶段的工作过程，可以理解的是显示一帧图像的刷新时段对应像素电路d工作的第一阶段和第二阶段，发光时段对应像素电路d工作的第三阶段。也可以理解为显示一帧图像的刷新时段就是像素电路d工作的第一阶段和第二阶段，显示一帧图像的发光时段就是像素电路d工作的第三阶段。
如图9所示，在低频驱动模式下，例如栅极驱动电路33中第一移位寄存器sr1驱动频率为30hz时，显示装置1000显示一帧图像的时长比第一移位寄存器sr1驱动频率为60hz时显示一帧图像的时长更长。然而显示一帧图像的刷新时段时长是固定的时长，那么第一移位寄存器sr1驱动频率为30hz时，显示一帧图像的发光时段时长比第一移位寄存器sr1驱动频率为60hz时显示一帧图像的发光时段时长更长。
然而，从上述像素电路d工作过程的第三阶段可知，随着第三阶段的延长，因泄露电流的存在，驱动晶体管m4上驱动电流i会随时间延长持续减小，驱动晶体管m4上驱动电流i的减小会导致发光器件320亮度的衰减，且驱动晶体管m4上驱动电流i减小越多，则发光器件320亮度的衰减越多。发光器件320亮度的衰减及其衰减程度对应显示装置1000显示亮度的衰减及衰减程度。
那么，因第一移位寄存器sr1驱动频率为30hz时的发光时段时长，比第一移位寄存器sr1驱动频率为60hz时发光时段时长更长，使得第一移位寄存器sr1驱动频率为30hz时发光时段发光器件320亮度衰减量δl′，大于，第一移位寄存器sr1驱动频率为60hz时发光时段发光器件320亮度衰减量δl。一帧图像显示完成后，通过刷新时段，发光器件320的亮度又会回到一个固定值l，刷新时段和发光时段为一个循环单元(一帧图像)。如此循环，完成很多帧图像的显示。由于第一移位寄存器sr1驱动频率为30hz时发光时段发光器件320亮度衰减量δl′较大，导致第一移位寄存器sr1驱动频率为30hz时，当前帧图像与前一帧图像之间更容易发生明显的亮度差，也就是闪烁，影响人眼视觉感受。
需要说明的是，第一移位寄存器sr1驱动频率低于60hz时，上述前帧图像与前一帧图像之间更容易发生明显的亮度差，也就是闪烁的现象，第一移位寄存器sr1驱动频率低于60hz时的情况可以是上述举例的30hz，也可以是20hz、25hz、35hz、40hz、45hz、47hz、50hz、55hz等一系列低于60hz的频率。
也就是说，在低频驱动模式下，即当栅极驱动电路33中第一移位寄存器sr1驱动频率低于60hz时，虽然可以降低显示装置1000的功耗，但带来了显示图像品质的降低，比如闪烁的问题。
示例二
示例二与示例的不同之处在于，多个亚像素32的排布和栅极驱动电路33的结构与示例一中有所不同。
本示例中，关于多个亚像素32的排布，如图10b所示，多个亚像素32可以划分为第一亚像素组322和第二亚像素组323。
在本申请提供的一些实施例中，如图10b所示，第一亚像素组322中包括交替排布的红色亚像素r和蓝色亚像素b；第二亚像素组323中包括绿色亚像素g。
其中，第一亚像素组322中红色亚像素r和蓝色亚像素b交替排布，如图10b所示，例如可以是红色亚像素r和蓝色亚像素b一一交替排布，或者理解为红色亚像素r和蓝色亚像素b以红色亚像素r、蓝色亚像素b为一个重复单元，或者以蓝色亚像素b、红色亚像素r为一个重复单元的规律依次交替排布。这样一来，红色亚像素r和蓝色亚像素b排布更均匀，显示面板的显示效果更好。
如图10c所示，也可以是红色亚像素r和蓝色亚像素b以红色亚像素r、红色亚像素r、蓝色亚像素b、蓝色亚像素b为一个重复单元，或者以蓝色亚像素b、蓝色亚像素b、红色亚像素r、红色亚像素r为一个重复单元的规律两两交替排布。
如图10d所示，还可以是红色亚像素r和蓝色亚像素b以红色亚像素r、蓝色亚像素b、蓝色亚像素b为一个重复单元，或者以蓝色亚像素b、红色亚像素r、红色亚像素r为一个重复单元的规律一二一二交替排布。
当然，还可以是以其他方式有规律或者无规律的交替排布，只要不是前半行是红色亚像素r、后半行是蓝色亚像素b，或者，只要不是前半行是蓝色亚像素b、后半行是红色亚像素r即可。
在本申请提供的一些实施例中，如图10b-图10d所示，同一第一亚像素组322中的红色亚像素r和蓝色亚像素b位于同一行。
也就是说，本申请实施例中，将多个亚像素划分为多行，一行亚像素可以包括红色亚像素r和蓝色亚像素b，该行亚像素称为第一亚像素组322。
这样一来，用于向同一行红色亚像素r和蓝色亚像素b传输栅极扫描信号的栅线为直线，可简化栅线的结构，降低栅线布局难度和制备难度。
在本申请提供的另一些实施例中，同一第二亚像素组323中的绿色亚像素g位于同一行。
也就是说，本申请实施例中，将多个亚像素划分为多行，一行亚像素也可以包括绿色亚像素g，该行亚像素称为第二亚像素组323。
这样一来，用于向同一行绿色亚像素g传输栅极扫描信号的栅线为直线，可简化栅线的结构，降低栅线布局难度和制备难度。
在本申请提供的一些实施例中，相邻第二亚像素组323之间设置有多个第一亚像素组323。也就是说相邻第二亚像素组323之间设置可以设置二个、三个、四个或五个等第一亚像素组323。
示例的，如图10a所示，相邻第二亚像素组323之间设置两个第一亚像素组322。从上往下数，第三行的第二亚像素组323和第六行的第二亚像素组323之间设置有两个第一亚像素组322。
或者，示例的，如图10b所示，相邻第二亚像素组323之间设置三个第一亚像素组322。从上往下数，第四行的第二亚像素组323和第八行的第二亚像素组323之间设置有三个第一亚像素组322。
需要说明的是，以下以相邻第二亚像素组323之间设置三个第一亚像素组322为例进行详细说明。
关于栅极驱动电路33的结构，在本申请提供的一些实施例中，栅极驱动电路33包括多个第一移位寄存器组sr1和第二移位寄存器组sr2。
其中，多个第一移位寄存器组sr1用于分时驱动。也就是说，在同一时刻，多个第一移位寄存器组sr1中只有一个第一移位寄存器组sr1驱动。另外，第一移位寄存器组sr1驱动，可以理解为，第一移位寄存器组sr1接收信号并输出信号。
每个第一移位寄存器组sr1包括多个级联的第一移位寄存器sr1，第一移位寄存器sr1与第一亚像素组322中亚像素32(红色亚像素r和蓝色亚像素b)的像素电路d相耦接，第一移位寄存器sr1用于向第一亚像素组322中亚像素32的像素电路d提供栅极扫描信号。
第二移位寄存器组sr2包括多个级联的第二移位寄存器sr2，第二移位寄存器sr2与第二亚像素组323中的亚像素32(绿色亚像素g)的像素电路d相耦接，第二移位寄存器sr2用于向第二亚像素组323中的亚像素32的像素电路d输出栅极扫描信号。
基于此，可以理解的是，第一移位寄存器sr1与第一亚像素组322相耦接，实则为第一移位寄存器sr1与第一亚像素组322中亚像素32的像素电路d相耦接。同理，第二移位寄存器sr2与第二亚像素组323相耦接，实则为第二移位寄存器sr2与第二亚像素组323中的亚像素32的像素电路d相耦接。
在本申请提供的一些实施例中，如图10b所示，栅极驱动电路33包括三个第一移位寄存器组sr1，例如可以是第一移位寄存器组sr1(a)、第一移位寄存器组sr1(b)和第一移位寄存器组sr1(c)。
其中，每个第一移位寄存器组sr1包括多个级联的第一移位寄存器sr1，也就是说，第一移位寄存器组sr1(a)包括级联的第一移位寄存器sr1(a-1)、第一移位寄存器sr1(a-2)……第一移位寄存器sr1(a-n)。第一移位寄存器组sr1(b)包括级联的第一移位寄存器sr1(b-1)、第一移位寄存器sr1(b-2)……第一移位寄存器sr1(b-n)。第一移位寄存器组sr1(c)包括级联的第一移位寄存器sr1(c-1)、第一移位寄存器sr1(c-2)……第一移位寄存器sr1(c-n)。
第二移位寄存器组sr2包括多个级联的第二移位寄存器sr2，也就是说，第二移位寄存器组sr2(d)包括多个级联的第二移位寄存器sr2(d-1)、第二移位寄存器sr2(d-2)……第二移位寄存器sr2(d-n)。
在本申请提供的一些实施例中，与同一第一移位寄存器组sr1中的多个第一移位寄存器sr1相耦接的多个第一亚像素组322，所包括的红色亚像素r和蓝色亚像素b的排布规律不完全相同。
示例的，如图10b所示，在第一移位寄存器组sr1(a)中，与第一级第一移位寄存器sr1(a-1)相耦接的第一亚像素组322中红色亚像素r和蓝色亚像素b的排布规律与第二级第一移位寄存器sr1(a-2)相耦接的第一亚像素组322中红色亚像素r和蓝色亚像素b的排布规律不相同。但与第一级第一移位寄存器sr1(a-1)相耦接的第一亚像素组322中红色亚像素r和蓝色亚像素b的排布规律与第三极第一移位寄存器sr1(a-3)相耦接的第一亚像素组322中红色亚像素r和蓝色亚像素b的排布规律相同。
这样一来，上述多个第一亚像素组322中红色亚像素r和蓝色亚像素b的排布规律可以相同，也可以不相同，可丰富红色亚像素和蓝色亚像素排布的方式，以满足不同需求。
在本申请提供的一些实施例中，相邻第二亚像素组323之间设置三个第一亚像素组322，位于相邻第二亚像素组323之间的三个第一亚像素组322，与不同第一移位寄存器组sr1中的第一移位寄存器sr1相耦接。
示例的，如图10b所示，从上到下数位于第四行的第二亚像素组323和位于第八行的第二亚像素组323之间设置有三个不同第一亚像素组322。
其中，第五行的第一亚像素组322中的亚像素32的像素电路d与第一移位寄存器组sr1(a)中的第二级第一移位寄存器sr1(a-2)相耦接，第六行的第一亚像素组322中的亚像素32的像素电路d与第一移位寄存器组sr1(b)中的第二级第一移位寄存器sr1(b-2)相耦接，第七行的第一亚像素组322中的亚像素32的像素电路d与第一移位寄存器组sr1(c)中的第二级第一移位寄存器sr1(c-2)相耦接。
这样一来，在显示驱动过程中，相邻第二亚像素组323之间的三个第一亚像素组322总会有一个第一亚像素组322点亮，且任意相邻第二亚像素组323之间总会有一个第一亚像素组322点亮。也就是说，点亮第一亚像素组322布满整个显示区aa，可以保证显示面板1显示的均匀性，提高显示效果。避免出现因与同一第一移位寄存器组sr1相耦接的第一亚像素组322扎堆排布，导致在显示驱动过程中显示区aa有一片连续区域第一亚像素组322扎堆点亮，而又有一片连续区域第一亚像素组322扎堆没有点亮的情况出现。
在本申请提供的一些实施例中，与同一第一移位寄存器组sr1中的第一移位寄存器sr1相耦接的各个第一亚像素组322，和各自的参考亚像素组的相对位置关系相同。
其中，参考亚像素组为第一方向y，与第一亚像素组322相邻的第二亚像素组323。
示例的，如图10b所示，第一行第一亚像素组322、第二行第一亚像素组322、第三行第一亚像素组322及第四行第二亚像素组323例如可以构成一个第一亚像素组重复单元，第四行第二亚像素组323作为该第一亚像素组重复单元中的参考亚像素组。第五行第一亚像素组322、第六行第一亚像素组322、第七行第一亚像素组322及第八行第二亚像素组323构成第二亚像素组重复单元，第八行第二亚像素组323作为该第二亚像素组重复单元中的参考亚像素组。
每个亚像素组重复单元中，与第一移位寄存器组sr1(a)中第一移位寄存器sr1(a-n)相耦接的第一亚像素组322，和该亚像素组重复单元中的第二亚像素组323的相对位置关系相同。
即，第一亚像素组重复单元中与第一移位寄存器组sr1(a)中第一移位寄存器sr1(a-n)相耦接的第一亚像素组322，和第一亚像素组重复单元中的第二亚像素组323之间间隔两个分别和第一移位寄存器组sr1(b)和第一移位寄存器组sr1(c)相耦接的第一亚像素组322。
第二亚像素组重复单元中与第一移位寄存器组sr1(a)中第一移位寄存器sr1(a-n)相耦接的第一亚像素组322，和第二亚像素组重复单元中的第二亚像素组323之间也是间隔两个分别和第一移位寄存器组sr1(b)和第一移位寄存器组sr1(c)相耦接的第一亚像素组322。
每个亚像素组重复单元中，与第一移位寄存器组sr1(b)中第一移位寄存器sr1(b-n)相耦接的第一亚像素组322，和该亚像素组重复单元中的第二亚像素组323的相对位置关系相同。
即，第一亚像素组重复单元中与第一移位寄存器组sr1(b)中第一移位寄存器sr1(b-n)相耦接的第一亚像素组322，和第一亚像素组重复单元中的第二亚像素组323之间间隔一个和第一移位寄存器组sr1(c)相耦接的第一亚像素组322。
第二亚像素组重复单元中与第一移位寄存器组sr1(b)中第一移位寄存器sr1(b-n)相耦接的第一亚像素组322，和第二亚像素组重复单元中的第二亚像素组323之间也是间隔一个和第一移位寄存器组sr1(c)相耦接的第一亚像素组322。
每个亚像素组重复单元中，与第一移位寄存器组sr1(c)中第一移位寄存器sr1(c-n)相耦接的第一亚像素组322，和该亚像素组重复单元中的第二亚像素组323的相对位置关系相同。
即，第一亚像素组重复单元中与第一移位寄存器组sr1(c)中第一移位寄存器sr1(c-n)相耦接的第一亚像素组322，和第一亚像素组重复单元中的第二亚像素组323相邻。
第二亚像素组重复单元中与第一移位寄存器组sr1(c)中第一移位寄存器sr1(c-n)相耦接的第一亚像素组322，和第二亚像素组重复单元中的第二亚像素组323相邻。
这样一来，使得多个第一亚像素组322有规律的排布在衬底31上，在显示驱动过程中，任意相邻点亮行第一亚像素组322之间的非点亮第一亚像素组322的数量相同，使得在每一次扫描过程中，显示面板1中的亚像素32更加均匀的点亮，进一步提高显示面板的显示效果。
在本申请提供的一些实施例中，多个第一移位寄存器组sr1中的多个第一移位寄存器sr1和第二移位寄存器组sr2中的第二移位寄存器sr2循环交替排布。
示例的，如图10b所示，第一移位寄存器组sr1(a)中的第一移位寄存器sr1(a-n)、第一移位寄存器组sr1(b)中的第一移位寄存器sr1(b-n)、第一移位寄存器组sr1(c)中的第一移位寄存器sr1(c-n)和第二移位寄存器组sr2(d)中的第二移位寄存器sr2(d-n)以第n级第一移位寄存器sr1(a-n)、第n级第一移位寄存器sr1(b-n)、第n级第一移位寄存器sr1(c-n)、第n级第二移位寄存器sr2(d-n)为一个重复单元循环交替排布。
例如，第一级第一移位寄存器sr1(a-1)、第一级第一移位寄存器sr1(b-1)、第一级第一移位寄存器sr1(c-1)、第一级第二移位寄存器sr2(d-1)、第二级第一移位寄存器sr1(a-2)、第二级第一移位寄存器sr1(b-2)、第二级第一移位寄存器sr1(c-2)、第二级第二移位寄存器sr2(d-2)、……的方式循环排布。
其中，第一移位寄存器sr1和与其相耦接的第一亚像素组322位于同一行，第二移位寄存器sr2和与其相耦接的第二亚像素组323位于同一行。
也可以理解为，第一移位寄存器sr1和与其相耦接的第一亚像素组322中的亚像素32位于同一行，第二移位寄存器sr2和与其相耦接的第二亚像素组323中的亚像素32位于同一行。
其中，第一移位寄存器sr1(a-n)和与其相耦接的第一亚像素组322位于同一行，也就是说第一移位寄存器sr1(a-n)和与其相耦接的第一亚像素组322中的红色亚像素r和蓝色亚像素b位于同一行。
第一移位寄存器sr1(b-n)和与其相耦接的第一亚像素组322位于同一行，也就是说第一移位寄存器sr1(b-n)和与其相耦接的第一亚像素组322中的红色亚像素r和蓝色亚像素b位于同一行。
第一移位寄存器sr1(c-n)和与其相耦接的第一亚像素组322位于同一行，也就是说第一移位寄存器sr1(c-n)和与其相耦接的第一亚像素组322中的红色亚像素r和蓝色亚像素b位于同一行。
第二移位寄存器sr2(d-n)和与其相耦接的第二亚像素组323位于同一行，也就是说第二移位寄存器sr2(d-n)和与其相耦接的第二亚像素组323中的绿色亚像素g位于同一行。
这样一来，第一移位寄存器sr1和与其相耦接的第一亚像素组322中的红色亚像素r和蓝色亚像素b位于同一行，第二移位寄存器sr2和与其相耦接的绿亚像素g位于同一行。一方面可简化移位寄存器sr的布局，另一方面可以减少移位寄存器sr和与其相耦接的亚像素组之间的连接走线，例如可以简化栅线的排布方式，从而简化工艺。
关于移位寄存器sr的结构，在本申请提供的一些实施例中，每一个第一移位寄存器组sr1和每一个第二移位寄存器组sr2中移位寄存器sr的结构可以相同。
示例的，如图11a所示，移位寄存器sr包括多个晶体管，如t1、t2、t3、t4、t5、t6、t7、t8和多个电容c，如c1和c2。
其中，晶体管t1的栅极与第一时钟信号端ck1耦接，晶体管t1的第一极与第一起始信号端stv1耦接，晶体管t1的第二极与晶体管t2的栅极和n1点分别耦接。
晶体管t2的栅极与晶体管t1的第二极耦接，晶体管t2的第一极与第一时钟信号端ck1耦接，晶体管t2的第二极与晶体管t3的第二极耦接和n2点分别耦接。
晶体管t3的栅极与第一时钟信号端ck1耦接，晶体管t3的第一极与低电平信号端vgl耦接，晶体管t3的第二极与晶体管t2的第二极耦接和n2点分别耦接。
晶体管t4的栅极与n2点和电容c2的第一端分别耦接，晶体管t4的第一极与高电平信号端vgh耦接，晶体管t4的第二极与输出端output耦接。
晶体管t5的栅极与和晶体管t8的第二极和电容c1的第一端分别耦接，晶体管t5的第一极与第二时钟信号端ck2耦接，晶体管t5的第二极与输出端output耦接。
晶体管t6的栅极与n2点耦接，晶体管t6的第一极与高电平信号端vgh耦接，晶体管t6的第二极与晶体管t7的第二极耦接。
晶体管t7的栅极与第二时钟信号端ck2耦接，晶体管t7的第一极与n1点耦接，晶体管t7的第二极与晶体管t6的第二极耦接。
晶体管t8的栅极与低电平信号端vgl耦接，晶体管t8的第一极与n1点耦接，晶体管t8的第二极与晶体管t5的栅极和电容c1的第一端分别耦接。
电容c1的第一端与晶体管t5的栅极耦接，电容c1的第二端与输出端output耦接。
电容c2的第一端与晶体管t4的栅极耦接，电容c2的第二端与高电平信号端vgh耦接。
需要说明的是，上述晶体管可以为n型晶体管，也可以为p型晶体管。上述晶体管的第一极可以为源极，第二极可以为漏极，或者上述晶体管的第一极可以为漏极，第二极为源极，本发明对此不作限定。
以下，以上述晶体管均为p型晶体管为例，结合图11b所示的信号时序图对图11a所示的移位寄存器sr的驱动过程进行详细的举例说明。
一帧的p1阶段中：
ck1＝0，ck2＝1，stv1＝0；vgl＝0；vgh＝1；其中“0”表示低电平，“1”表示高电平。
此时，第一时钟信号端ck1输出低电平信号，晶体管t1导通，将第一起始信号端stv1输出的低电平信号输出至晶体管t2的栅极和n1点。低电压信号端vgl输出低电平信号，晶体管t8导通，则第一起始信号端stv1输出的低电平信号可输出至晶体管t5的栅极，晶体管t5导通，同时，第一起始信号端stv1为电容c1充电。第二时钟信号端ck2输出的高电平信号通过晶体管t5输出至输出端output，此时输出端output的输出信号为高电平信号。因此时第二时钟信号端ck2输出的是高电平信号，晶体管t7截止。
另外，晶体管t1的第二极与晶体管t2的栅极耦接，第一起始信号端stv1输出的低电平信号可输出至晶体管t2的栅极，晶体管t2导通。第一时钟信号ck1输出低电平信号通过晶体管t2输出至n2点，从而输出至晶体管t6的栅极，晶体管t6导通。
此外，第一时钟信号端ck1输出低电平信号，晶体管t3导通，低电压信号端vgl输出的低电平信号可输出至晶体管t4的栅极，晶体管t4导通，同时，低电压信号端vgl为电容c2充电。高电压信号端vgh输出的高电平信号通过晶体管t4输出至输出端output，此时输出端output的输出信号为高电平信号。
综上所述，晶体管t1开启，晶体管t2开启，晶体管t3开启，晶体管t4开启，晶体管t5开启，晶体管t6开启，晶体管t7截止，晶体管t8开启，输出端output在上述p1阶段输出高电平信号。
一帧的p2阶段中：
ck1＝1，ck2＝0，stv1＝1；vgl＝0；vgh＝1；其中“0”表示低电平，“1”表示高电平。
此时，第一时钟信号端ck1输出高电平信号，晶体管t1截止，晶体管t3截止；低电压信号端vgl输出低电平信号，晶体管t8导通。电容c1将p1阶段存储的低电平对n4点进行充电，从而使得晶体管t5和晶体管t2导通，第二时钟信号端ck2输出的低电平信号通过晶体管t5输出至输出端output，此时输出端output的输出信号为低电平信号，从而使得第二时钟信号端ck2的低电平信号作为与该行第一移位寄存器sr1相耦接的一行亚像素32的栅极扫描信号，输出至与输出端output相连接的栅线上。
另外，在第二时钟信号端ck2的控制下，晶体管t7导通；第一时钟信号端ck1输出的高电平信号通过晶体管t2输出至n2点，从而晶体管t4和晶体管t6截止。
综上所述，晶体管t1截止，晶体管t2开启，晶体管t3截止，晶体管t4截止，晶体管t5开启，晶体管t6截止，晶体管t7开启，晶体管t8开启，输出端output在上述阶段p1输出高电平信号；输出端output在上述p2阶段输出低电平信号。
一帧的p3阶段中：
ck1＝0，ck2＝1，stv1＝1；vgl＝0；vgh＝1；其中“0”表示低电平，“1”表示高电平。
此时，第一时钟信号端ck1输出低电平信号，晶体管t1导通，将第一起始信号端stv1输出的高电平信号输出至晶体管t2的栅极和n1点，晶体管t2截止；低电压信号端vgl输出低电平信号，晶体管t8导通，则第一起始信号端stv1输出的高电平信号可输出至晶体管t5的栅极，晶体管t5截止。
另外，第一时钟信号端ck1输出低电平信号，晶体管t3导通，低电压信号端vgl输出低电平信号可输出至n2点和晶体管t4的栅极，则晶体管t6和晶体管t4导通。高电压信号端vgh输出的高电平信号通过晶体管t4输出至输出端output，此时输出端output的输出信号为高电平信号。
此外，因第二时钟信号端ck2输出的是高电平信号，晶体管t7截止。
综上所述，晶体管t1开启，晶体管t2截止，晶体管t3开启，晶体管t4开启，晶体管t5截止，晶体管t6开启，晶体管t7截止，晶体管t8开启，输出端output在上述p3阶段输出高电平信号。
需要说明的是，上述实施例中晶体管的通、断过程是以所有晶体管为p型晶体管为例进行说明的，当所有晶体管均为n型时，需要对图11b中各个控制信号进行翻转。另外在本申请实施例中，输出端output的输出信号是低电平信号为有效的信号，输出端output的输出信号是高电平信号为无效的信号。
基于上述移位寄存器sr的结构，本申请实施例中关于第一移位寄存器组sr1和第二移位寄存器组sr2中多个第一移位寄存器sr1和多个第二移位寄存器sr2的级联方式，示例的，第一移位寄存器组sr1(a)中多个第一移位寄存器sr1(a-n)的级联方式、第一移位寄存器组sr1(b)中多个第一移位寄存器sr1(b-n)的级联方式、第一移位寄存器组sr1(c)中多个第一移位寄存器sr1(c-n)的级联方式及第二移位寄存器组sr2(d)中多个第二移位寄存器sr2(d-n)的级联方式与示例一中第一移位寄存器组sr1中多个第一移位寄存器sr1(n)的级联方式相同，可参考示例一中第一移位寄存器组sr1中多个第一移位寄存器sr1的级联方式。
其中，如图10b所示，每个第一移位寄存器组sr1与一个第一起始信号端stv1相耦接，第二移位寄存器组sr2与第二起始信号端stv2相耦接。
也就是说，第一移位寄存器组sr1(a)与第一起始信号端stv1(a)相耦接，第一移位寄存器组sr1(b)与第一起始信号端stv1(b)相耦接，第一移位寄存器组sr1(c)与第一起始信号端stv1(c)相耦接，第二移位寄存器组sr2(d)与第二起始信号端stv2相耦接。
同样可以理解为第一移位寄存器组sr1(a)中第一级第一移位寄存器sr1(a-1)的输入端in连接第一起始信号端stv1(a)，第一移位寄存器组sr1(b)中第一级第一移位寄存器sr1(b-1)的输入端in连接第一起始信号端stv1(b)，第一移位寄存器组sr1(c)中第一级第一移位寄存器sr1(c-1)的输入端in连接第一起始信号端stv1(c)，第二移位寄存器组sr2(d)中第一级第二移位寄存器sr2(d-1)的输入端in连接第二起始信号端stv2。
第一起始信号端stv1(a)向第一移位寄存器组sr1(a)中第一级第一移位寄存器sr1(a-1)输出第一起始信号，控制第一级第一移位寄存器sr1(a-1)开启。第一起始信号端stv1(b)向第一移位寄存器组sr1(b)中第一级第一移位寄存器sr1(b-1)输出第一起始信号，控制第一级第一移位寄存器sr1(b-1)开启。第一起始信号端stv1(c)向第一移位寄存器组sr1(c)中第一级第一移位寄存器sr1(c-1)输出第一起始信号，控制第一级第一移位寄存器sr1(c-1)开启。第二起始信号端stv2向第二移位寄存器组sr2(d)中第一级第二移位寄存器sr2(d-1)输出第二起始信号，控制第一级第二移位寄存器sr2(d-1)开启。
参考示例一中第一移位寄存器组sr1中多个第一移位寄存器sr1的级联方式，在本申请提供的一些实施例中，示例的，如图10b所示，第一移位寄存器组sr1(a)中第一级第一移位寄存器sr1(a-1)的输入端in连接第一起始信号端stv1(a)。除了第一级第一移位寄存器sr1(a-1)以外，每级第一移位寄存器sr1(a-n)的输入端in与上一级第一移位寄存器sr1(a-n-1)的输出端output(a)相耦接。
第一移位寄存器组sr1(b)中第一级第一移位寄存器sr1(b-1)的输入端in连接第一起始信号端stv1(b)。除了第一级第一移位寄存器sr1(b-1)以外，每级第一移位寄存器sr1(b-n)的输入端in与上一级第一移位寄存器sr1(b-n-1)的输出端output(b)相耦接。
第一移位寄存器组sr1(c)中第一级第一移位寄存器sr1(c-1)的输入端in连接第一起始信号端stv1(c)。除了第一级第一移位寄存器sr1(c-1)以外，每级第一移位寄存器sr1(c-n)的输入端in与上一级第一移位寄存器sr1(c-n-1)的输出端output(c)相耦接。
第二移位寄存器组sr2(d)中第一级第二移位寄存器sr2(d-1)的输入端in连接第二起始信号端stv2。除了第一级第二移位寄存器sr2(d-1)以外，每级第二移位寄存器sr2(d-n)的输入端in与上一级第二移位寄存器sr2(d-n-1)的输出端output(d)相耦接。
那么，第一起始信号端stv1(a)输出第一起始信号，第一级第一移位寄存器sr1(a-1)在接收到上述第一起始信号后，第一级第一移位寄存器sr1(a-1)向与其耦接的一行亚像素32中，与第一级第一移位寄存器sr1(a-1)的输出端output(a)相耦接的tft的栅极提供第一栅极扫描信号。同时，第一级第一移位寄存器sr1(a-1)还向第二级第一移位寄存器sr1(a-2)的输入端in提供起始信号，以使得第二级第一移位寄存器sr1(a-2)启动。第二级第一移位寄存器sr1(a-2)的输出端output(a)可以为第三级第一移位寄存器sr1(a-3)输出起始信号，以使得第三级第一移位寄存器sr1(a-3)启动，这样一来多级第一移位寄存器sr1(a-n)可以依次启动。
基于此，通过上述多个级联的第一移位寄存器sr1(a-n)，可以对沿第一方向y依次排列且对与多个级联的第一移位寄存器sr1(a-n)分别耦接的多行第一亚像素组322，逐行进行扫描。
同理，第一起始信号端stv1(b)输出第一起始信号，第一级第一移位寄存器sr1(b-1)在接收到上述第一起始信号后，第一级第一移位寄存器sr1(b-1)向与其耦接的一行亚像素32中，与第一级第一移位寄存器sr1(b-1)的输出端output(b)相耦接的tft的栅极提供第一栅极扫描信号。同时，第一级第一移位寄存器sr1(b-1)还向第二级第一移位寄存器sr1(b-2)的输入端in提供起始信号，以使得第二级第一移位寄存器sr1(b-2)启动。第二级第一移位寄存器sr1(b-2)的输出端output(b)可以为第三级第一移位寄存器sr1(b-3)输出起始信号，以使得第三级第一移位寄存器sr1(b-3)启动，这样一来多级第一移位寄存器sr1(b-n)可以依次启动。
基于此，通过上述多个级联的第一移位寄存器sr1(b)，可以对沿第一方向y依次排列且与多个级联的第一移位寄存器sr1(b)分别耦接的多行第一亚像素组322，逐行进行扫描。
同理，第一起始信号端stv1(c)输出第一起始信号，第一级第一移位寄存器sr1(c-1)在接收到上述第一起始信号后，第一级第一移位寄存器sr1(c-1)向与其耦接的一行亚像素32中，与第一级第一移位寄存器sr1(c-1)的输出端output(c)相耦接的tft的栅极提供第一栅极扫描信号。同时，第一级第一移位寄存器sr1(c-1)还向第二级第一移位寄存器sr1(c-2)的输入端in提供起始信号，以使得第二级第一移位寄存器sr1(c-2)启动。第二级第一移位寄存器sr1(c-2)的输出端output(c)可以为第三级第一移位寄存器sr1(c-3)输出起始信号，以使得第三级第一移位寄存器sr1(c-3)启动，这样一来多级第一移位寄存器sr1(c-n)可以依次启动。
基于此，通过上述多个级联的第一移位寄存器sr1(c)，可以对沿第一方向y依次排列且与多个级联的第一移位寄存器sr1(c)分别耦接的多行第一亚像素组322，逐行进行扫描。
同样，第二起始信号端stv2输出第二起始信号，第一级第二移位寄存器sr2(d-1)在接收到上述第二起始信号后，第一级第二移位寄存器sr2(d-1)向与其耦接的一行亚像素32中，与第一级第二移位寄存器sr2(d-1)的输出端output(d)相耦接的tft的栅极提供第二栅极扫描信号。同时，第一级第二移位寄存器sr2(d-1)还向第二级第二移位寄存器sr2(d-2)的输入端in提供起始信号，以使得第二级第二移位寄存器sr2(d-2)启动。第二级第二移位寄存器sr2(d-2)的输出端output(d)可以为第三级第二移位寄存器sr2(d-3)输出起始信号，以使得第三级第二移位寄存器sr2(d-3)启动，这样一来多级第二移位寄存器sr2(d-n)可以依次启动。
基于此，通过上述多个级联的第二移位寄存器sr2(d)，可以对沿第一方向y依次排列且与多个级联的第二移位寄存器sr2(d)分别耦接的多行第二亚像素组323，逐行进行扫描。
关于上述阵列基板3的驱动方法，在本申请提供的一些实施例中，阵列基板3的驱动方法包括：
多个第一移位寄存器组sr1分时向与其相耦接的第一亚像素组322输出第一栅极扫描信号。
每个第一移位寄存器组sr1向与其相耦接的第一亚像素组322输出第一栅极扫描信号的同时，第二移位寄存器组sr2向与其相耦接的第二亚像素组323输出第二栅极扫描信号。
其中，多个第一移位寄存器组sr1分时向与其相耦接的第一亚像素组322输出第一栅极扫描信号可以是多个第一移位寄存器组sr1交替向与其相耦接的第一亚像素组322输出第一栅极扫描信号的方式完成。也可以是第一移位寄存器组sr1多个第一移位寄存器组sr1依次分别向与其相耦接的第一亚像素组322输出第一栅极扫描信号。那么，关于阵列基板3的驱动方法也可因此分为第一种驱动方法和第二种驱动方法。
关于阵列基板3的第一种驱动方法，在本申请提供的一些实施例中，多个第一移位寄存器组sr1交替向与其相耦接的第一亚像素组322输出第一栅极扫描信号；每个第一移位寄存器组sr1向与其相耦接的第一亚像素组322输出第一栅极扫描信号的同时，第二移位寄存器组sr2向与其相耦接的第二亚像素组323输出第二栅极扫描信号。
示例的，如图12a和图12b所示，在第一帧图像的p1阶段，第一移位寄存器组sr1(a)的第一起始信号端stv1(a)输出低电平信号，使得第一移位寄存器组sr1(a)中的第一级第一移位寄存器sr1(a-1)启动，多个级联的第一移位寄存器sr1(a-n)依次启动。同时，第二移位寄存器组sr2(d)的第二起始信号端stv2输出低电平信号，使得第二移位寄存器组sr2(d)中的第一级第二移位寄存器sr2(d-1)启动，多个级联的第二移位寄存器sr2(d-n)依次启动。
此外，在第一时钟信号ck1和第二时钟信号ck2的控制下，p1阶段每个第一移位寄存器sr1(a-n)的输出端output(a)依次输出高电平信号，每个第二移位寄存器sr2(d-n)的输出端output(d)依次输出高电平信号。
需要说明的是，在第一帧图像的p1阶段，第一移位寄存器组sr1(b)的第一起始信号端stv1(b)输出高电平信号，第一移位寄存器组sr1(b)中的第一级第一移位寄存器sr1(b-1)不启动，多个级联的第一移位寄存器sr1(b-n)不启动。同理，第一移位寄存器组sr1(c)的第一起始信号端stv1(c)输出高电平信号，第一移位寄存器组sr1(c)中的第一级第一移位寄存器sr1(c-1)不启动，多个级联的第一移位寄存器sr1(c-n)不启动。
在第一帧图像的p2阶段，在第一时钟信号ck1和第二时钟信号ck2的控制下，每个第一移位寄存器sr1(a-n)的输出端output(a)依次输出低电平信号，从而使得每个第一移位寄存器sr1(a-n)的输出端output(a)依次向与其耦接的每行第一亚像素组322中的亚像素32输出第一栅极扫描信号。同时，每个第二移位寄存器sr2(d-n)的输出端output(d)依次输出低电平信号，从而使得每个第二移位寄存器sr2(d-n)的输出端output(d)依次向与其耦接的每行第二亚像素组323中的亚像素32输出第二栅极扫描信号。
在第一帧图像的p3阶段，在第一时钟信号ck1和第二时钟信号ck2的控制下，每个第一移位寄存器sr1(a-n)的输出端output(a)依次输出高电平信号，控制每个第一移位寄存器sr1(a-n)的输出端output(a)依次停止向与其耦接的每行第一亚像素组322中的亚像素32输出第一栅极扫描信号。同时，每个第二移位寄存器sr2(d-n)的输出端output(d)依次输出高电平信号，控制每个第二移位寄存器sr2(d-n)的输出端output(d)依次停止向与其耦接的每行第二亚像素组323中的亚像素32输出第二栅极扫描信号。
由以上描述可知，通过第一移位寄存器组sr1(a)向与其相耦接的第一亚像素组322输出第一栅极扫描信号。同时，第二移位寄存器组sr2(d)向与其相耦接的第二亚像素组323输出第二栅极扫描信号，从而完成如图12a所示的第一帧图像的显示。
示例的，如图12b和图12c所示，在第二帧图像的p1阶段，第一移位寄存器组sr1(b)的第一起始信号端stv1(b)输出低电平信号，使得第一移位寄存器组sr1(b)中的第一级第一移位寄存器sr1(b-1)启动，多个级联的第一移位寄存器sr1(b-n)依次启动；同时，第二移位寄存器组sr2(d)的第二起始信号端stv2输出低电平信号，使得第二移位寄存器组sr2(d)中的第一级第二移位寄存器sr2(d-1)启动,多个级联的第二移位寄存器sr2(d-n)依次启动。
此外，在第一时钟信号ck1和第二时钟信号ck2的控制下，p1阶段每个第一移位寄存器sr1(b-n)的输出端output(b)依次输出高电平信号，每个第二移位寄存器sr2(d-n)的输出端output(d)依次输出高电平信号。
需要说明的是，在第二帧图像的p1阶段，第一移位寄存器sr1(a)组的第一起始信号端stv1(a)输出高电平信号，第一移位寄存器sr1(a)组中的第一级第一移位寄存器sr1(a-1)不启动，多个级联的第一移位寄存器sr1(a-n)不启动；第一移位寄存器sr1(c)组的第一起始信号端stv1(c)输出高电平信号，第一移位寄存器sr1(c)组中的第一级第一移位寄存器sr1(c-1)不启动，多个级联的第一移位寄存器sr1(c-n)不启动。
在第二帧图像的p2阶段，在第一时钟信号ck1和第二时钟信号ck2的控制下，每个第一移位寄存器sr1(b-n)的输出端output(b)依次输出低电平信号，从而使得每个第一移位寄存器sr1(b-n)的输出端output(b)依次向与其耦接的每行第一亚像素组322中的亚像素32输出第一栅极扫描信号。同时，每个第二移位寄存器sr2(d-n)的输出端output(d)依次输出低电平信号，从而使得每个第二移位寄存器sr2(d-n)的输出端output(d)依次向与其耦接的每行第二亚像素组323中的亚像素32输出第二栅极扫描信号。
在第二帧图像的p3阶段，在第一时钟信号ck1和第二时钟信号ck2的控制下，每个第一移位寄存器sr1(b-n)的输出端output(b)依次输出高电平信号，控制每个第一移位寄存器sr1(b-n)的输出端output(b)依次停止向与其耦接的每行第一亚像素组322中的亚像素32输出第一栅极扫描信号。同时，每个第二移位寄存器sr2(d-n)的输出端output(d)依次输出高电平信号，控制每个第二移位寄存器sr2(d-n)的输出端output(d)依次停止向与其耦接的每行第二亚像素组323中的亚像素32输出第二栅极扫描信号。
由以上描述可知，通过第一移位寄存器组sr1(b)向与其相耦接的第一亚像素组322输出第一栅极扫描信号。同时，第二移位寄存器组sr2(d)向与其相耦接的第二亚像素组323输出第二栅极扫描信号，从而完成如图12c所示的第二帧图像的显示。
示例的，如图12b和图12d所示，在第三帧图像的p1阶段，第一移位寄存器组sr1(c)的第一起始信号端stv1(c)输出低电平信号，使得第一移位寄存器组sr1(c)中的第一级第一移位寄存器sr1(c-1)启动，多个级联的第一移位寄存器sr1(c-n)依次启动。同时，第二移位寄存器组sr2(d)的第二起始信号端stv2输出低电平信号，使得第二移位寄存器组sr2(d)中的第一级第二移位寄存器sr2(d-1)启动,多个级联的第二移位寄存器sr2(d-n)依次启动。
此外，在第一时钟信号ck1和第二时钟信号ck2的控制下，p1阶段每个第一移位寄存器sr1(c-n)的输出端output(c)依次输出高电平信号，每个第二移位寄存器sr2(d-n)的输出端output(d)依次输出高电平信号。
需要说明的是，在第三帧图像的p1阶段，第一移位寄存器组sr1(a)的第一起始信号端stv1(a)输出高电平信号，第一移位寄存器组sr1(a)中的第一级第一移位寄存器sr1(a-1)不启动，多个级联的第一移位寄存器sr1(a-n)不启动；第一移位寄存器组sr1(b)的第一起始信号端stv1(b)输出高电平信号，第一移位寄存器组sr1(b)中的第一级第一移位寄存器sr1(b-1)不启动，多个级联的第一移位寄存器sr1(b-n)不启动。
在第二帧图像的p2阶段，在第一时钟信号ck1和第二时钟信号ck2的控制下，每个第一移位寄存器sr1(c-n)的输出端output(c)依次输出低电平信号，从而使得每个第一移位寄存器sr1(c-n)的输出端output(c)依次向与其耦接的每行第一亚像素组322中的亚像素32输出第一栅极扫描信号。同时，每个第二移位寄存器sr2(d-n)的输出端output(d)依次输出低电平信号，从而使得每个第二移位寄存器sr2(d-n)的输出端output(d)依次向与其耦接的每行第二亚像素组323中的亚像素32输出第二栅极扫描信号。
在第三帧图像的p3阶段，在第一时钟信号ck1和第二时钟信号ck2的控制下，每个第一移位寄存器sr1(c-n)的输出端output(c)依次输出高电平信号，控制每个第一移位寄存器sr1(c-n)的输出端output(c)依次停止向与其耦接的每行第一亚像素组322中的亚像素32输出第一栅极扫描信号。同时，每个第二移位寄存器sr2(d-n)的输出端output(d)依次输出高电平信号，控制每个第二移位寄存器sr2(d-n)的输出端output(d)依次停止向与其耦接的每行第二亚像素组323中的亚像素32输出第二栅极扫描信号。
由以上描述可知，通过第一移位寄存器组sr1(c)向与其相耦接的第一亚像素组322输出第一栅极扫描信号。同时，第二移位寄存器组sr2(d)向与其相耦接的第二亚像素组323输出第二栅极扫描信号，从而完成如图12d所示的第三帧图像的显示。
综上所述，显示上述第一帧图像、第二帧图像和第三帧图像时,第一移位寄存器组sr1(a)、第一移位寄存器组sr1(b)和第一移位寄存器组sr1(c)交替向与其相耦接的第一亚像素组322输出第一栅极扫描信号。第一移位寄存器组sr1(a)、第一移位寄存器组sr1(b)和第一移位寄存器组sr1(c)为一个交替循环，每三帧图像，第一移位寄存器组sr1(a)、第一移位寄存器组sr1(b)和第一移位寄存器组sr1(c)完成一个交替循环。同时，在每一帧中，第二移位寄存器组sr2(d)都会向与其相耦接的第二亚像素组323输出第二栅极扫描信号。
也就是说，显示第四帧图像、第五帧图像和第六帧图像时,第一移位寄存器组sr1(a)、第一移位寄存器组sr1(b)和第一移位寄存器组sr1(c)如上述交替的方式向与其相耦接的第一亚像素组322输出第一栅极扫描信号。同时，在每一帧中，第二移位寄存器组sr2(d)都会向与其相耦接的第二亚像素组323输出第二栅极扫描信号。
那么，当第3n 1帧图像时，只有第一移位寄存器组sr1(a)和第二移位寄存器组sr2(d)向与其对应耦接的第一亚像素组322和第二亚像素组323分别输出第一栅极扫描信号和第二栅极扫描信号，也就是有三分之一的第一亚像素组322和所有的第二亚像素组323被点亮，得到如图12a所示的显示图像。
当第3n 2帧图像时，只有第一移位寄存器组sr1(b)和第二移位寄存器组sr2(d)向与其对应耦接的第一亚像素组322和第二亚像素组323分别输出第一栅极扫描信号和第二栅极扫描信号，也就是有另外三分之一的第一亚像素组322和所有的第二亚像素组323被点亮，得到如图12c所示的显示图像。
当第3n 3帧图像时，只有第一移位寄存器组sr1(c)和第二移位寄存器组sr2(d)向与其对应耦接的第一亚像素组322和第二亚像素组323分别输出第一栅极扫描信号和第二栅极扫描信号，也就是最后三分之一的第一亚像素组322和所有的第二亚像素组323被点亮，得到如图12d所示的显示图像。
以上情况也可以理解为，与第二移位寄存器组sr2(d)耦接的第二亚像素组323被点亮的次数是与第一移位寄存器组sr1(a)、第一移位寄存器组sr1(b)和第一移位寄存器组sr1(c)分别对应耦接的第一亚像素组322被点亮次数的三倍关系。也可以理解为第二移位寄存器组sr2(d)中第二移位寄存器sr2(d)的驱动频率是第一移位寄存器组sr1(a)中第一移位寄存器sr1(a)的驱动频率的三倍，第二移位寄存器组sr2(d)中第二移位寄存器sr2(d)的驱动频率是第一移位寄存器组sr1(b)中第一移位寄存器sr1(b)的驱动频率的三倍，第二移位寄存器组sr2(d)中第二移位寄存器sr2(d)的驱动频率是第一移位寄存器组sr1(c)中第一移位寄存器sr1(c)的驱动频率的三倍。
基于此，在本申请提供的一些实施例中，若第二移位寄存器组sr2(d)中的第二移位寄存器sr2(d)驱动频率为60hz时，那么第一移位寄存器组sr1(a)、第一移位寄存器组sr1(b)和第一移位寄存器组sr1(c)中的第一移位寄存器sr1(a)、第一移位寄存器sr1(b)和第一移位寄存器sr1(c)的驱动频率均为20hz。也就是说，第一亚像素组322中红色亚像素r和蓝色亚像素b是用低频(20hz)的第一移位寄存器sr1(a)、第一移位寄存器sr1(b)或第一移位寄存器sr1(c)来驱动的，第二亚像素组323中的绿色亚像素g是用正常频(60hz)的第二移位寄存器sr2(d)来驱动的。
这样一来，一方面因绿色亚像素g用正常频(60hz)的第二移位寄存器sr2(d)驱动，而红色亚像素r和蓝色亚像素b用低频(例如20hz)的第一移位寄存器sr1(a)、第一移位寄存器sr1(b)或第一移位寄存器sr1(c)来驱动，相比于正常驱动模式下红色亚像素r、蓝色亚像素b和绿色亚像素g均用60hz的第一移位寄存器sr1驱动的情况，显示装置1000的总功率降低，使得显示装置1000的功耗降低。另一方面，因绿色亚像素g是对发光亮度起到主要贡献的亚像素32，而绿色亚像素g是用正常频(60hz)的第二移位寄存器sr2(d)驱动的，该频率和正常驱动模式下驱动绿色亚像素g的第一移位寄存器sr1的频率60hz相同，所以本申请实施例提供的阵列基板3的结构和驱动方法会使得一帧画面中发光时段所占时长不会延长，使得每一帧中发光时段发光器件320亮度衰减量δl不会增加。这样一来，当前帧图像与前一帧图像之间不容易发生明显的亮度差，不会增加显示装置1000的显示画面出现闪烁问题的可能性。
或者，在本申请提供的另一些实施例中，若第二移位寄存器组sr2(d)中的第二移位寄存器sr2(d)驱动频率为90hz时，那么第一移位寄存器组sr1(a)、第一移位寄存器组sr1(b)和第一移位寄存器组sr1(c)中的第一移位寄存器sr1(a)、第一移位寄存器sr1(b)和第一移位寄存器sr1(c)的驱动频率均为30hz。也就是说，第一亚像素组322中红色亚像素r和蓝色亚像素b是用低频(30hz)的第一移位寄存器sr1(a)、第一移位寄存器sr1(b)或第一移位寄存器sr1(c)来驱动的，第二亚像素组323中的绿色亚像素g是用高频(90hz)的第二移位寄存器sr2(d)来驱动的。
这样一来，一方面因绿色亚像素g用高频(例如90hz)的第二移位寄存器sr2(d)驱动，而红色亚像素r和蓝色亚像素b用低频(例如30hz)的第一移位寄存器sr1(a)、第一移位寄存器sr1(b)或第一移位寄存器sr1(c)来驱动，相比于正常驱动模式下红色亚像素r、蓝色亚像素b和绿色亚像素g均用60hz的第一移位寄存器sr1驱动的情况，显示装置1000的总功率降低，使得显示装置1000的功耗降低。另一方面，因绿色亚像素g是对发光亮度起到主要贡献的亚像素32，而绿色亚像素g是用高频(例如90hz)的第二移位寄存器sr2(d)驱动的，该频率高于正常驱动模式下驱动绿色亚像素g的第一移位寄存器sr1的频率60hz，所以本申请实施例提供的阵列基板3的结构和驱动方法会使得一帧画面中发光时段所占时长会减短，使得每一帧中发光时段发光器件320亮度衰减量δl会减小。这样一来，当前帧图像与前一帧图像之间的亮度差会减小，从而可降低显示装置1000的显示画面出现闪烁问题的可能性，有益于显示装置1000显示画面品质的改善。
阵列基板3的第二种驱动方法，在本申请提供的一些实施例中，多个第一移位寄存器组sr1依次分别向与其相耦接的第一亚像素组322输出第一栅极扫描信号；每个第一移位寄存器组sr1向与其相耦接的第一亚像素组322输出第一栅极扫描信号的同时，第二移位寄存器组sr2向与其相耦接的第二亚像素组323输出第二栅极扫描信号。
示例的，第一帧图像的显示过程和阵列基板3的第一种驱动方法中第一帧图像的显示过程相同，可参考第一种驱动方法中显示第一帧图像的相关描述，即只通过第一移位寄存器组sr1(a)向与其相耦接的第一亚像素组322输出第一栅极扫描信号。同时，第二移位寄存器组sr2(d)向与其相耦接的第二亚像素组323输出第二栅极扫描信号，从而完成如图12a所示的第一帧图像的显示。
与第一种驱动方法中不同的是，第二帧图像的显示，依然是只通过第一移位寄存器组sr1(a)向与其相耦接的第一亚像素组322输出第一栅极扫描信号。同时，第二移位寄存器组sr2(d)向与其相耦接的第二亚像素组323输出第二栅极扫描信号，从而完成如图12a所示的第二帧图像的显示。然后依次重复，例如可以按照图13所示的时序图依次重复完成前三十帧图像的显示。也就是说，前三十帧图像中每一帧图像的显示都是只通过第一移位寄存器组sr1(a)向与其相耦接的第一亚像素组322输出第一栅极扫描信号。同时，第二移位寄存器组sr2(d)向与其相耦接的第二亚像素组323输出第二栅极扫描信号，从而完成如图12a所示的每一帧图像的显示。
接下来，第三十一帧图像到第六十帧图像，每一帧图像的显示过程和阵列基板3的第一种驱动方法中第二帧图像的显示过程相同，可参考上第一种驱动方法中的相关描述。也就是说，第三十一帧图像到第六十帧图像，每一帧图像的显示都是只通过第一移位寄存器组sr1(b)向与其相耦接的第一亚像素组322输出第一栅极扫描信号。同时，第二移位寄存器组sr2(d)向与其相耦接的第二亚像素组323输出第二栅极扫描信号，从而完成如图12c所示的每一帧图像的显示。
最后，第六十一帧图像到第九十帧图像，每一帧图像的显示过程和阵列基板3的第一种驱动方法中第三帧图像的显示过程相同，可参考上第一种驱动方法中的相关描述。也就是说，第六十一帧图像到第九十帧图像，每一帧图像的显示都是只通过第一移位寄存器组sr1(c)向与其相耦接的第一亚像素组322输出第一栅极扫描信号。同时，第二移位寄存器组sr2(d)向与其相耦接的第二亚像素组323输出第二栅极扫描信号，从而完成如图12d所示的每一帧图像的显示。
综上所述，显示上述前三十帧图像、中间三十帧图像和后三十帧图像时,第一移位寄存器组sr1(a)、第一移位寄存器组sr1(b)和第一移位寄存器组sr1(c)依次向与其对应耦接的第一亚像素组322输出第一栅极扫描信号。同时，第二移位寄存器组sr2(d)向与其相耦接的第二亚像素组323输出第二栅极扫描信号。
那么，在3n帧图像显示的过程中，前n帧图像的显示是只有第一移位寄存器组sr1(a)和第二移位寄存器组sr2(d)向与其对应耦接的第一亚像素组322和第二亚像素组323分别输出第一栅极扫描信号和第二栅极扫描信号，也就是有三分之一的第一亚像素组322和所有的第二亚像素组323被点亮，得到如图12a所示的显示图像。
中间n帧图像的显示是只有第一移位寄存器组sr1(b)和第二移位寄存器组sr2(d)向与其对应耦接的第一亚像素组322和第二亚像素组323分别输出第一栅极扫描信号和第二栅极扫描信号，也就是有另外三分之一的第一亚像素组322和所有的第二亚像素组323被点亮，得到如图12c所示的显示图像。
后n帧图像的显示是只有第一移位寄存器组sr1(c)和第二移位寄存器组sr2(d)向与其对应耦接的第一亚像素组322和第二亚像素组323分别输出第一栅极扫描信号和第二栅极扫描信号，也就是最后三分之一的第一亚像素组322和所有的第二亚像素组323被点亮，得到如图12d所示的显示图像。同样，此种情况也可以理解为，与第二移位寄存器组sr2(d)耦接的第二亚像素组323被点亮的次数是与第一移位寄存器组sr1(a)、第一移位寄存器组sr1(b)和第一移位寄存器组sr1(c)分别对应耦接的第一亚像素组322的被点亮次数三倍关系。
那么，在阵列基板3的第二种驱动方法下，依然可以和第一种驱动方法下一样，实现第二移位寄存器组sr2(d)中第二移位寄存器sr2(d)的驱动频率是第一移位寄存器组sr1(a)中第一移位寄存器sr1(a)的驱动频率的三倍，第二移位寄存器组sr2(d)中第二移位寄存器sr2(d)的驱动频率是第一移位寄存器组sr1(b)中第一移位寄存器sr1(b)的驱动频率的三倍，第二移位寄存器组sr2(d)中第二移位寄存器sr2(d)的驱动频率是第一移位寄存器组sr1(c)中第一移位寄存器sr1(c)的驱动频率的三倍。
基于此，在本申请提供的另一些实施例中，若第二移位寄存器组sr2(d)中的第二移位寄存器sr2(d)驱动频率为90hz时，那么第一移位寄存器组sr1(a)、第一移位寄存器组sr1(b)和第一移位寄存器组sr1(c)中的第一移位寄存器sr1(a)、第一移位寄存器sr1(b)和第一移位寄存器sr1(c)的驱动频率均为30hz。也就是说，第一亚像素组322中红色亚像素r和蓝色亚像素b是用低频(30hz)的第一移位寄存器sr1(a)、第一移位寄存器sr1(b)或第一移位寄存器sr1(c)来驱动的，第二亚像素组323中的绿色亚像素g是用高频(90hz)的第二移位寄存器sr2(d)来驱动的。这样一来，一方面因绿色亚像素g用高频(例如90hz)的第二移位寄存器sr2(d)驱动，而红色亚像素r和蓝色亚像素b用低频(例如30hz)的第一移位寄存器sr1(a)、第一移位寄存器sr1(b)或第一移位寄存器sr1(c)来驱动，相比于正常驱动模式下红色亚像素r、蓝色亚像素b和绿色亚像素g均用60hz的第一移位寄存器sr1驱动的情况，显示装置1000的总功率降低，使得显示装置1000的功耗降低。另一方面，因绿色亚像素g是对发光亮度起到主要贡献的亚像素32，而绿色亚像素g是用高频(例如90hz)的第二移位寄存器sr2(d)驱动的，该频率高于正常驱动模式下驱动绿色亚像素g的第一移位寄存器sr1的频率60hz，所以本申请实施例提供的阵列基板3的结构和驱动方法会使得一帧画面中发光时段所占时长会减短，使得每一帧中发光时段发光器件320亮度衰减量δl会减小。这样一来，当前帧图像与前一帧图像之间的亮度差会减小，从而可降低显示装置1000的显示画面出现闪烁问题的可能性，有益于显示装置1000显示画面品质的改善。
同样，可以理解的是，在相邻第二亚像素组323之间设置有两行第一亚像素组322的情况下：
在上述阵列基板3的第一种驱动方法中，第一帧图像、第二帧图像时,第一移位寄存器组sr1(a)、第一移位寄存器组sr1(b)交替向与其相耦接的第一亚像素组322输出第一栅极扫描信号。第一移位寄存器组sr1(a)、第一移位寄存器组sr1(b)为一个交替循环，每两帧图像，第一移位寄存器组sr1(a)、第一移位寄存器组sr1(b)完成一个交替循环。同时，在每一帧中，第二移位寄存器组sr2(d)都会向与其相耦接的第二亚像素组323输出第二栅极扫描信号。
在上述阵列基板3的第二种驱动方法中，在2n帧图像显示的过程中，前n帧图像的显示是只有第一移位寄存器组sr1(a)和第二移位寄存器组sr2(d)向与其对应耦接的第一亚像素组322和第二亚像素组323分别输出第一栅极扫描信号和第二栅极扫描信号，也就是有二分之一的第一亚像素组322和所有的第二亚像素组323被点亮。
后n帧图像的显示是只有第一移位寄存器组sr1(b)和第二移位寄存器组sr2(d)向与其对应耦接的第一亚像素组322和第二亚像素组323分别输出第一栅极扫描信号和第二栅极扫描信号，也就是有另外二分之一的第一亚像素组322和所有的第二亚像素组323被点亮。
基于此，在相邻第二亚像素组323之间设置有两行第一亚像素组322的情况下，第二移位寄存器组sr2(d)中第二移位寄存器sr2(d)的驱动频率是第一移位寄存器组sr1(a)中第一移位寄存器sr1(a)的驱动频率的二倍，第二移位寄存器组sr2(d)中第二移位寄存器sr2(d)的驱动频率是第一移位寄存器组sr1(b)中第一移位寄存器sr1(b)的驱动频率的二倍。
同理，可以理解的是，在相邻第二亚像素组323之间设置有m行第一亚像素组322的情况下：第二移位寄存器组sr2(d)中第二移位寄存器sr2(d)的驱动频率是每个第一移位寄存器组sr1中第一移位寄存器的驱动频率的m倍。
示例三
示例三与示例二的不同之处在于，示例三中阵列基板3上相邻第二亚像素组323之间设置有一个第一亚像素组322。关于多个亚像素32，在本示例中，如图14a所示，多个亚像素32同样可以划分为第一亚像素组322和第二亚像素组323。
在本申请提供的一些实施例中，如图14a所示，第一亚像素组322中包括交替排布的红色亚像素r和蓝色亚像素b；第二亚像素组323中包括绿色亚像素g。
需要说明的是，关于红色亚像素r和蓝色亚像素b交替排布的方式，本示例中和示例二中相同，可参考示例二中相关描述，此处不再赘述。
在本申请提供的一些实施例中，如图14a所示，同一第一亚像素组322中的红色亚像素r和蓝色亚像素b位于同一行。也就是说，本申请实施例中，将多个亚像素划分为多行，一行亚像素可以包括红色亚像素r和蓝色亚像素b，该行亚像素称为第一亚像素组322。这和示例二中相同，可参考示例二中相关描述。
在本申请提供的另一些实施例中，同一第二亚像素组323中的绿色亚像素g位于同一行。也就是说，本申请实施例中，将多个亚像素划分为多行，一行亚像素也可以包括绿色亚像素g，该行亚像素称为第二亚像素组323。这和示例二中相同，可参考示例二中相关描述。
在本示例中，相邻第二亚像素组323之间设置有一个第一亚像素组322。
示例的，如图14a所示，相邻第二亚像素组323之间设置有一个第一亚像素组322，对应的栅极驱动电路33包括两个第一移位寄存器组sr1(第一移位寄存器组sr1(a)、第一移位寄存器组sr1(b))和第二移位寄存器组sr2。
示例的，如图14b所示，相邻第二亚像素组323之间设置有一个第一亚像素组322，对应的栅极驱动电路33包括三个第一移位寄存器组sr1(第一移位寄存器组sr1(a)、第一移位寄存器组sr1(b)、第一移位寄存器组sr1(c))和第二移位寄存器组sr2。
关于栅极驱动电路33的结构，在本申请提供的一些实施例中，栅极驱动电路33包括多个第一移位寄存器组sr1和第二移位寄存器组sr2。
其中，每个第一移位寄存器组sr1包括多个级联的第一移位寄存器sr1，第一移位寄存器sr1与第一亚像素组322中亚像素32(红色亚像素r和蓝色亚像素b)的像素电路d相耦接，第一移位寄存器sr1用于向第一亚像素组322中亚像素32的像素电路d提供栅极扫描信号。
第二移位寄存器组sr2包括多个级联的第二移位寄存器sr2，第二移位寄存器sr2与第二亚像素组323中的亚像素32(绿色亚像素g)的像素电路d相耦接，第二移位寄存器sr2用于向第二亚像素组323中的亚像素32的像素电路d输出栅极扫描信号。
可以理解的是，第一移位寄存器sr1与第一亚像素组322相耦接，实则为第一移位寄存器sr1与第一亚像素组322中亚像素32的像素电路d相耦接。同理，第二移位寄存器sr2与第二亚像素组323相耦接，实则为第二移位寄存器sr2与第二亚像素组323中的亚像素32的像素电路d相耦接。
在本申请提供的另一些实施例中，如图14a所示，第一移位寄存器sr1和与其相耦接的第一亚像素组322可以同一行，第二移位寄存器sr2和与其相耦接的第二亚像素组323位于同一行。也可以理解为，第一移位寄存器sr1和与其相耦接的第一亚像素组322中的亚像素32位于同一行，第二移位寄存器sr2和与其相耦接的第二亚像素组323中的亚像素32位于同一行。
这样一来，第一移位寄存器sr1和与其相耦接的第一亚像素组322中的红色亚像素r和蓝色亚像素b位于同一行，第二移位寄存器sr2和与其相耦接的绿亚像素g位于同一行。一方面可简化移位寄存器sr的布局，另一方面可以减少移位寄存器sr和与其相耦接的亚像素组之间的连接走线，例如可以简化栅线的排布方式，从而简化工艺。
关于移位寄存器sr的结构，本示例中移位寄存器sr的结构和示例二中移位寄存器sr的结构的结构相同，可参考示例二中相关描述，此处不再赘述。
在本申请提供的一些实施例中，如图14b所示,栅极驱动电路33包括三个第一移位寄存器组sr1和第二移位寄存器组sr2，例如可以是第一移位寄存器组sr1(a)、第一移位寄存器组sr1(b)、第一移位寄存器组sr1(c)和第二移位寄存器组sr2(d)。
在本申请提供的另一些实施例中，如图14a所示,栅极驱动电路33包括两个第一移位寄存器组sr1和第二移位寄存器组sr2，例如可以是第一移位寄存器组sr1(a)、第一移位寄存器组sr1(b)和第二移位寄存器组sr2。
需要说明的是，本示例中以栅极驱动电路33包括两个第一移位寄存器组sr1和第二移位寄存器组sr2为例进行详细的说明。
其中，每个第一移位寄存器组sr1包括多个级联的第一移位寄存器sr1，也就是说，第一移位寄存器组sr1(a)包括多个级联的第一移位寄存器sr1(a-1)、第一移位寄存器sr1(a-2)……第一移位寄存器sr1(a-n)。第一移位寄存器组sr1(b)包括第一移位寄存器sr1(b-1)、第一移位寄存器sr1(b-2)……第一移位寄存器sr1(b-n)。
第二移位寄存器组sr2包括多个级联的第二移位寄存器sr2，也就是说，第二移位寄存器组sr2(d)包括多个级联的第二移位寄存器sr2(d-1)、第二移位寄存器sr2(d-2)……第二移位寄存器sr2(d-n)。此外，第一移位寄存器组sr1(a)中多个第一移位寄存器sr1(a-n)的级联方式、第一移位寄存器组sr1(b)中多个第一移位寄存器sr1(b-n)的级联方式和第二移位寄存器组sr2(d)中多个第二移位寄存器sr2(d-n)的级联方式与示例二中相同，可参考示例二中相关描述，此处不再赘述。
在本申请提供的一些实施例中，相邻第二亚像素组323之间设置有一个第一亚像素组323。相邻第一亚像素组323与不同的第一移位寄存器组sr1中的第一移位寄存器sr1相耦接。
示例的，如图14a所示，从上到下数位于第二行的第二亚像素组323和第四行的第二亚像素组323之间设置有一个第一亚像素组322。第四行的第二亚像素组323和第六行的第二亚像素组323之间设置有另一个第一亚像素组322。
其中，第三行的第一亚像素组322中的亚像素32的像素电路d与第一移位寄存器组sr1(b)中的第一级第一移位寄存器sr1(b-1)相耦接，第五行的第一亚像素组322中的亚像素32的像素电路d与第一移位寄存器组sr1(a)中的第二级第一移位寄存器sr1(a-2)相耦接。
也就是说，与第一移位寄存器组sr1(a)中第一移位寄存器sr1耦接的第一亚像素组322和与第一移位寄存器组sr1(b)中第一移位寄存器sr1耦接的第一亚像素组322以一一交替的循环方式排布在阵列基板3上，在显示驱动过程中，其中一个第一亚像素组322点亮时，可实现点亮的第一亚像素组322和未点亮的第一亚像素组322交替排布。这样一来，可保证每帧画面中点亮的第一亚像素组322均匀的布满整个显示区aa，而不会出现显示面板1一半亮一半不亮的情况。从而保证不同时段，显示装置1000显示的亮度均匀，有益于显示装置1000的显示画质提高。
在本申请提供的一些实施例中，如图14a所示，相邻第一亚像素组322中红色亚像素r和蓝色亚像素b的排布规律可以不同。从上往下数，第三行的第一亚像素组322中，先排布一个蓝色亚像素b，再排布一个红色亚像素r，依次循环交替排布。第五行的第一亚像素组322中，先排布一个蓝色亚像素b，再排布一个红色亚像素r红色亚像素r，依次循环交替排布。
关于阵列基板3的驱动方法，与示例二中阵列基板3的驱动方法相同，可参考示例二中的相关描述，此处不再赘述。
在本申请提供的一些实施例中，栅极驱动电路33包括第一移位寄存器组sr1(a)、第一移位寄存器组sr1(b)和第二移位寄存器组sr2(d)的情况，会对显示驱动过程中，第二移位寄存器组sr2(d)中第二移位寄存器sr2(d)的驱动频率与第一移位寄存器组sr1(a)中第一移位寄存器sr1(a)的驱动频率之间的倍数关系，第二移位寄存器组sr2(d)中第二移位寄存器sr2(d)的驱动频率与第一移位寄存器组sr1(b)中第一移位寄存器sr1(b)的驱动频率之间的倍数关系有影响。上述各个驱动频率之间的倍数关系与阵列基板3采用第一种驱动方法，还是阵列基板3采用第二种驱动方法的情况无关。为了方便说明，关于上述各个驱动频率之间的倍数关系的变化，以阵列基板3采用第一种驱动方法为例进行说明。
在本申请提供的一些实施例中，结合时序图15a，当第2n 1帧图像时，只有第一移位寄存器组sr1(a)和第二移位寄存器组sr2(d)向与其对应耦接的第一亚像素组322和第二亚像素组323分别输出第一栅极扫描信号和第二栅极扫描信号，也就是有二分之一的第一亚像素组322和所有的第二亚像素组323被点亮，得到如图15b所示的显示图像。当第2n 2帧图像时，只有第一移位寄存器组sr1(b)和第二移位寄存器组sr2(d)向与其对应耦接的第一亚像素组322和第二亚像素组323分别输出第一栅极扫描信号和第二栅极扫描信号，也就是上一帧图像中未被点亮的另一半第一亚像素组322和所有的第二亚像素组323被点亮，得到如图15c所示的显示图像。以上情况也可以理解为，与第二移位寄存器组sr2(d)耦接的第二亚像素组323被点亮的次数是与第一移位寄存器组sr1(a)和第一移位寄存器组sr1(b)分别对应耦接的第一亚像素组322被点亮的次数的两倍关系。也可以理解为第二移位寄存器组sr2(d)中第二移位寄存器sr2(d)的驱动频率是第一移位寄存器组sr1(a)中第一移位寄存器sr1(a)的驱动频率的两倍，第二移位寄存器组sr2(d)中第二移位寄存器sr2(d)的驱动频率是第一移位寄存器组sr1(b)中第一移位寄存器sr1(b)的驱动频率的两倍。
基于此，在本申请提供的一些实施例中，若第二移位寄存器组sr2(d)中的第二移位寄存器sr2(d)驱动频率为60hz时，第一移位寄存器组sr1(a)和第一移位寄存器组sr1(b)中的第一移位寄存器sr1(a)和第一移位寄存器sr1(b)的驱动频率均为30hz。也就是说，第一亚像素组322中红色亚像素r和蓝色亚像素b是用低频(30hz)的第一移位寄存器sr1(a)或第一移位寄存器sr1(b)来驱动的，第二亚像素组323中的绿色亚像素g是用正常频(60hz)的第二移位寄存器sr2(d)来驱动的。
这样一来，一方面因绿色亚像素g用正常频(60hz)的第二移位寄存器sr2(d)驱动，而红色亚像素r和蓝色亚像素b用低频(例如30hz)的第一移位寄存器sr1(a)或第一移位寄存器sr1(b)来驱动，相比于正常驱动模式下红色亚像素r、蓝色亚像素b和绿色亚像素g均用60hz的第一移位寄存器sr1驱动的情况，显示装置1000的总功率降低，使得显示装置1000的功耗降低。另一方面，因绿色亚像素g是对发光亮度起到主要贡献的亚像素32，而绿色亚像素g是用正常频(60hz)的第二移位寄存器sr2(d)驱动的，该频率和正常驱动模式下驱动绿色亚像素g的第一移位寄存器sr1的频率60hz相同，所以本申请实施例提供的阵列基板3的结构和驱动方法会使得一帧画面中发光时段所占时长不会延长，使得每一帧中发光时段发光器件320亮度衰减量δl不会增加。这样一来，当前帧图像与前一帧图像之间不容易发生明显的亮度差，不会增加显示装置1000的显示画面出现闪烁问题的可能性。
或者，在本申请提供的另一些实施例中，若第二移位寄存器组sr2(d)中的第二移位寄存器sr2(d)驱动频率为80hz时，第一移位寄存器组sr1(a)和第一移位寄存器组sr1(b)第一移位寄存器组sr1(c)中的第一移位寄存器sr1(a)和第一移位寄存器sr1(b)的驱动频率均为40hz。也就是说，第一亚像素组322中红色亚像素r和蓝色亚像素b是用低频(40hz)的第一移位寄存器sr1(a)或第一移位寄存器sr1(b)来驱动的，第二亚像素组323中的绿色亚像素g是用高频(80hz)的第二移位寄存器sr2(d)来驱动的。
这样一来，一方面因绿色亚像素g用高频(例如80hz)的第二移位寄存器sr2(d)驱动，而红色亚像素r和蓝色亚像素b用低频(例如40hz)的第一移位寄存器sr1(a)或第一移位寄存器sr1(b)来驱动，相比于正常驱动模式下红色亚像素r、蓝色亚像素b和绿色亚像素g均用60hz的第一移位寄存器sr1驱动的情况，显示装置1000的总功率降低，使得显示装置1000的功耗降低。另一方面，因绿色亚像素g是对发光亮度起到主要贡献的亚像素32，而绿色亚像素g是用高频(例如80hz)的第二移位寄存器sr2(d)驱动的，该频率高于正常驱动模式下驱动绿色亚像素g的第一移位寄存器sr1的频率60hz，所以本申请实施例提供的阵列基板3的结构和驱动方法会使得一帧画面中发光时段所占时长会减短，使得每一帧中发光时段发光器件320亮度衰减量δl会减小。这样一来，当前帧图像与前一帧图像之间的亮度差会减小，从而可降低显示装置1000的显示画面出现闪烁问题的可能性，有益于显示装置1000显示画面品质的改善。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
1.一种阵列基板，其特征在于，包括：
栅极驱动电路，包括多个第一移位寄存器组和第二移位寄存器组；每个所述第一移位寄存器组包括多个级联的第一移位寄存器，所述第二移位寄存器组包括多个级联的第二移位寄存器；所述多个第一移位寄存器组用于分时驱动；
多个亚像素，划分为第一亚像素组和第二亚像素组；所述第一亚像素组中包括交替排布的红色亚像素和蓝色亚像素；所述第二亚像素组中包括绿色亚像素；
所述第一移位寄存器与所述第一亚像素组相耦接；所述第二移位寄存器与所述第二亚像素组相耦接；
其中，相邻所述第二亚像素组之间设置有至少一个所述第一亚像素组。
2.根据权利要求1所述的阵列基板，其特征在于，相邻所述第二亚像素组之间设置有多个第一亚像素组，位于相邻所述第二亚像素组之间的不同所述第一亚像素组，与不同所述第一移位寄存器组中的所述第一移位寄存器相耦接。
3.根据权利要求2所述的阵列基板，其特征在于，与同一所述第一移位寄存器组中的所述第一移位寄存器相耦接的各个所述第一亚像素组，和各自的参考亚像素组的相对位置关系相同；
其中，所述参考亚像素组为，沿第一方向与所述第一亚像素组相邻的所述第二亚像素组；所述第一方向为与所述亚像素的行方向相交的方向。
4.根据权利要求3所述的阵列基板，其特征在于，所述多个第一移位寄存器组中的多个所述第一移位寄存器和多个所述第二移位寄存器循环交替排布；
所述第一移位寄存器和与其相耦接的所述第一亚像素组位于同一行，所述第二移位寄存器和与其相耦接的所述第二亚像素组位于同一行。
5.根据权利要求3所述的阵列基板，其特征在于，与同一所述第一移位寄存器组中的所述第一移位寄存器相耦接的多个所述第一亚像素组，包括的所述红色亚像素和蓝色亚像素的排布规律不完全相同。
6.根据权利要求1所述的阵列基板，其特征在于，相邻所述第二亚像素组之间设置有一个所述第一亚像素组，相邻所述第一亚像素组与不同的所述第一移位寄存器组中的所述第一移位寄存器相耦接。
7.根据权利要求6所述的阵列基板，其特征在于，相邻所述第一亚像素组中所述红色亚像素和蓝色亚像素的排布规律不同。
8.根据权利要求1-7任一项所述的阵列基板，其特征在于，同一所述第一亚像素组中的所述红色亚像素和所述蓝色亚像素位于同一行；
和/或，
同一所述第二亚像素组中的所述绿色亚像素位于同一行。
9.根据权利要求1-7任一项所述的阵列基板，其特征在于，每个所述第一移位寄存器组与一个第一起始信号端相耦接，所述第二移位寄存器组与第二起始信号端相耦接。
10.根据权利要求9所述的阵列基板，其特征在于，每个所述第一移位寄存器组中上一级的所述第一移位寄存器的第一输出端与下一级所述第一移位寄存器的第一输入端相耦接；
和/或，
所述第二移位寄存器组中上一级的所述第二移位寄存器的第二输出端与下一级所述第二移位寄存器的第二输入端相耦接。
11.一种显示装置，其特征在于，包括权利要求1-10任一项所述的阵列基板；
所述显示装置包括显示区和位于所述显示区外围的周边区，所述阵列基板中的栅极驱动电路位于所述周边区，所述阵列基板中的亚像素位于所述显示区。
12.一种权利要求1-10任一项所述的阵列基板的驱动方法，其特征在于，包括：
多个第一移位寄存器组分时向与其相耦接的第一亚像素组输出第一栅极扫描信号；
在每个所述第一移位寄存器组向与其相耦接的第一亚像素组输出第一栅极扫描信号的同时，第二移位寄存器组向与其相耦接的第二亚像素组输出第二栅极扫描信号。
13.根据权利要求12所述的阵列基板的驱动方法，其特征在于，所述多个第一移位寄存器组分时向与其相耦接的第一亚像素组输出第一栅极扫描信号，包括：
所述多个第一移位寄存器组交替向与其相耦接的第一亚像素组输出第一栅极扫描信号；
或者，
所述多个第一移位寄存器组依次分别向与其相耦接的第一亚像素组输出第一栅极扫描信号。
技术总结