本实用新型涉及芯片内adc模块的测试设计，尤其涉及一种避免外部信号输入、利用片内现成模块模拟adc输入的测试电路。
背景技术：
开发adc模块时需要一个模拟信号的输入源来让adc模块转换数字信息，由于adc模块的通道较多，且模式较为复杂多样，因此需要输入的信号可以实现对应adc模块的采样频率变化，但若使用电源直接供电十分繁琐且人工操作易产生较大误差，而且adc模块一般通道数较多，同时控制芯片的10个pin来变化过于繁琐，使用ate等测试设备成本过高。
技术实现要素：
为了克服现有的不足，本实用新型的目的旨在提出一种基于同颗芯片的adc测试电路。
本实用新型的上述目的，将通过以下技术方案得以实现：基于同颗芯片的adc测试电路，其特征在于：基于芯片内adc模块、dac模块及模块间的逻辑操控回路相接构成，其中逻辑操控回路为包含电阻r1~电阻rn的串联电路，其中n的取值对应大于adc模块的通道数量，所述dac模块的两条通道接入逻辑操控回路，任意两相邻电阻间的节点分路接入adc模块的全部通道引脚。
上述基于同颗芯片的adc测试电路，进一步地，所述dac模块根据adc模块采样频率周期性切换对应逻辑操控回路的电压输入。
本实用新型技术方案应用实施后的显著效果为：该测试电路通过使用较少的dac通道来给adc模块所有通道提供不断变化的电压输入，易于跟随adc模块的采样频率而受控灵活、规律性变化，满足了adc测试对输入信号的要求，从而也一定程度上降低了测试成本。
附图说明
图1是本实用新型基于同颗芯片的adc测试电路的原理结构示意图。
图2是图1中逻辑操控回路的电路结构图。
具体实施方式
以下便结合实施例附图，对本实用新型的具体实施方式作进一步的详述，以使本实用新型技术方案更易于理解、掌握。
如前所述当前对芯片内adc模块功能测试时，需要一个高要求的模拟信号输入源。但实际情况下操作繁琐或测试设备成本过高。因此，致力于解决该adc测试方面的难题，本实用新型设计者总结测试经验，创新提出了一种基于同颗芯片的adc测试电路。该电路利用芯片内部固有器件开发复合功能，因此电路结构简单、操作便利，且无需使用价格高昂的测试设备。
如图1所示可见，该adc测试电路直观而概述的特点包括：基于芯片内adc模块、dac模块及模块间的逻辑操控回路相接构成，其中逻辑操控回路可以是包含电阻r1~电阻rn的串联电路，其中n的取值对应大于adc模块的通道数量。任意两相邻电阻间的节点分路接入adc模块的全部通道引脚。而相应芯片内dac模块的两条通道接入逻辑操控回路。所述adc模块模块的对应引脚分路并联于vref 、vref-、vdda、vssa。dac模块根据adc模块采样频率周期性切换对应逻辑操控回路的电压输入。这里，dac模块输出的电压频率可以高速变化，因此可以满足adc模块对调试频率要求。
1.基于同颗芯片的adc测试电路，其特征在于：基于芯片内adc模块、dac模块及模块间的逻辑操控回路相接构成，其中逻辑操控回路为包含电阻r1~电阻rn的串联电路，其中n的取值对应大于adc模块的通道数量，所述dac模块的两条通道接入逻辑操控回路，任意两相邻电阻间的节点分路接入adc模块的全部通道引脚。
2.根据权利要求1所述基于同颗芯片的adc测试电路，其特征在于：所述dac模块根据adc模块采样频率周期性切换对应逻辑操控回路的电压输入。
3.根据权利要求1所述基于同颗芯片的adc测试电路，其特征在于：所述adc模块模块的对应引脚分路并联于vref 、vref-、vdda、vssa。
