本发明涉及集成电路的时延特性的改进，尤其涉及一种集成电路的时延特性改进方法、装置及存储介质。
背景技术：
在数字集成电路中，两个时序单元之间的组合逻辑构成一条时延路径。集成电路工作时，信号传输时延最长的路径称为关键时延路径。关键时延路径是影响集成电路工作速度的重要参数。如果关键时延路径上产生的时延超过了逻辑时钟的周期，时序单元所接收的信号得不到及时更新，会影响整个集成电路的正常工作。
集成电路的设计方案交付后，一般需要将集成电路进行流片后形成芯片才能正常使用。然而，在芯片的加工过程中不可避免地存在工艺偏差，会导致集成电路中各器件的时延特性存在一定的统计分布。同时，芯片工作时的环境因素，如电压、温度等，对集成电路的时延特性也有较大的影响。由于上述各种原因，导致最终对芯片测试后得到的实际测试电路时延特性与集成电路在设计阶段通过模型仿真得到的时延特性之间往往存在一定的差异，这就还需要对集成电路的时延特性进一步改善，重新对集成电路的设计方案进行改进；当集成电路的设计方案改进完成后，再对集成电路进行流片加工成芯片后，再对芯片进行测试，以验证芯片的性能。然而由于集成电路的流片和芯片测试的时间周期很长、成本昂贵，导致集成电路设计的产品开发周期长、成本昂贵。
技术实现要素：
为了克服现有技术的不足，本发明的目的之一在于提供一种集成电路的时延特性改进方法，其能够大大缩短产品开发周期、降低开发成本等。
本发明的目的之二在于提供一种集成电路的时延特性改进装置，其能够大大缩短产品开发周期、降低开发成本等。
本发明的目的之三在于提供一种存储介质，其能够大大缩短产生开发周期、降低开发成本等。
本发明的目的之一采用如下技术方案实现：
一种集成电路的时延特性改进方法，包括：
模型建立步骤：对流片后的集成电路进行测试得出测试数据，并根据测试数据建立机器学习模型；
提取步骤：根据机器学习模型对集成电路的关键时延路径进行预测分析后得出第一分析结果；
改进步骤：根据第一分析结果对集成电路的设计方案进行改进；
判断步骤：根据机器学习模型对改进后的集成电路的关键时延路径进行预测分析得出第二分析结果，以及判断改进后的集成电路的时延特性是否满足设计规格，若是，交付改进后的集成电路的设计方案；若否，则根据分析结果对新的集成电路的设计方案进行改进后执行判断步骤。
进一步地，所述模型建立步骤还包括：
数据获取步骤：对流片后的集成电路进行测试得出测试数据，以及将测试数据划分为训练数据和评估数据；
模型训练步骤：建立机器学习模型并根据训练数据对机器学习模型进行训练及验证；
模型评估步骤：根据评估数据对训练及验证后的机器学习模型进行评估，并判断机器学习模型是否达到预设要求，若是，交付机器学习模型；若否，则执行数据获取步骤、模型训练步骤以及模型评估步骤。
进一步地，所述数据获取步骤还包括对测试数据进行预处理后将其划分为训练数据和评估数据。
进一步地，所述预处理包括清洗、标准化和相关性分析。
进一步地，对预处理后的测试数据通过预设方法进行处理；其中，预设方法包括以下任意一种或多种的组合：合成少数过采样方法、自适应合成采样方法、随机过采样方法、临界过采样方法、压缩最近邻方法、单边选择方法和随机欠采样方法。
进一步地，模型训练步骤具体包括：
模型建立步骤：进行特征工程并建立机器学习模型；
训练及验证步骤：选取训练数据的一部分对机器学习模型进行训练以及使用训练数据的剩余部分对训练后的机器学习模型进行验证；
判断步骤：判断验证通过后的机器学习模型是否达到预期，若是，则执行模型评估步骤；若否，则执行模型建立步骤。
进一步地，所述特征工程包括基于相关领域的专业知识、基于特定的特征工程方法以及基于相关领域的专业知识和基于特定的特征工程方法的组合；所述机器学习模型包括以下任意一种或多种的组合：神经网络模型、支持向量机模型、逻辑回归模型、聚类模型、k近邻模型、决策树模型、随机森林模型、提升树模型、线性回归模型和朴素贝叶斯模型。
进一步地，在每次集成电路的设计方案改进后，执行模型更新步骤：
首先对改进后的集成电路进行流片并对流片返回的改进后的集成电路进行测试得到新的测试数据，然后将新的测试数据的部分或全部用于对机器学习模型的训练后得出新的机器学习模型，最后根据新的机器学习模型对系统中的机器学习模型进行更新。
本发明的目的之二采用如下技术方案实现：
一种集成电路的时延特性改进装置，包括存储器和处理器，所述存储器上存储有可在处理器上运行的时延特性改进程序，所述时延特性改进程序为计算机程序，所述处理器执行所述时延特性改进程序时实现如本发明的目的之一采用的一种集成电路的时延特性改进方法的步骤。
本发明的目的之三采用如下技术方案实现：
一种存储介质，所述存储介质为计算机可读存储介质，其上存储有时延特性改进程序，所述时延特性改进程序为计算机程序，所述时延特性改进程序被处理器执行时实现如本发明的目的之一采用的一种集成电路的时延特性改进方法的步骤。
相比现有技术，本发明的有益效果在于：
本发明通过根据流片后的集成电路的测试数据用于模型训练来建立机器学习模型，然后根据机器学习模型实现对集成电路的关键时延路径的预测及分析，以实现对集成电路的设计方案的改进，也即通过测试数据来提取集成电路的关键时延路径，为集成电路的设计方案的改进与评估提供了数据依据，可缩短产品开发周期、降低开发成本。
附图说明
图1为本发明提供的集成电路的时延特性改进方法流程图；
图2为图1中步骤s1的流程图；
图3为图2中步骤s14的流程图；
图4为本发明提供的集成电路的时延特性改进装置模块图。
图中：11、存储器；12、处理器；13、通信总线；14、网络接口。
具体实施方式
下面，结合附图以及具体实施方式，对本发明做进一步描述，需要说明的是，在不相冲突的前提下，以下描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例。
实施例一
本发明提供一种集成电路的时延特性的改进方法，利用机器学习模型预测集成电路的关键时延路径，从而为集成电路的设计方案的改进和评估提供了依据，可大大缩短产品开发周期以及降低开发成本。
具体地，本实施例主要包括以下几部分：首先根据集成电路流片后的芯片测试数据，选取特征变量，建立机器学习模型并对机器学习模型进行训练；其次，根据训练好的机器学习模型对集成电路中的关键时延路径进行预测；再者，对预测得出的关键时延路径进行分析后，并对集成电路的设计方案进行改进；然后，再根据机器学习模型再对改进后的集成电路的关键时延路径进行提取并加以分析以及对设计方案进行改进，直到确保集成电路的时延特性满足设计要求。也即，本实施例首先通过集成电路的测试数据来建立机器学习模型，可提高对集成电路的关键时延路径的预测精度，同时为集成电路的设计方案的改进与评估提供数据依据；其次，根据建立的机器学习模型对集成电路的关键时延路径进行提取、分析并根据分析结果对集成电路的设计方案进行有针对性的改进，以使得改进后的集成电路的时延特性满足设计要求，由于对集成电路的设计方案的改进时，具有针对性和目的性，进而可大大缩短产品的开发周期以及降低开发成本。
优选地，一种集成电路的时延特性改进方法，如图1所示，包括以下步骤：
步骤s1、获取流片后的集成电路，并对集成电路进行测试得出测试数据，然后根据测试数据建立机器学习模型。
更为优选地，本实施例还提供机器学习模型的建立过程，如图2所示，步骤s1还包括：
步骤s11、对流片后的集成电路进行测试得出集成电路的测试数据。具体地，对于集成电路的测试主要包括：shmoo测试、收缩时钟测试、慢速时钟组合电路测试、时延路径环形振荡器测试、片上时延线测试等。通过上述多种测试得出测试数据，将这些测试数据用于机器学习模型的训练，以便后续对集成电路的关键时延路径的提取。
优选地，测试数据可包括：失效频率、失效时钟周期、输入输出相位差异、时延时间、关键时延路径位置等。
步骤s12、对测试数据进行预处理。优选地，预处理包括清洗、标准化及相关性分析等处理。
步骤s13、将预处理后的测试数据划分为训练数据和评估数据。其中，训练数据，用于机器学习模型的训练以及验证。评估数据，用于对训练及验证完成后的机器学习模型进行模型评估。
步骤s14、建立机器学习模型并根据训练数据对机器学习模型进行训练以及验证。
优选地，如图3所示，步骤s14还包括：
步骤s141、进行特征工程并建立机器学习模型。
步骤s142、选取训练数据的一部分对机器学习模型进行训练以及使用训练数据的剩余部分对训练后的机器学习模型进行验证。
其中，特征工程，可为基于相关领域的专业知识(domainexpertise)，也可以为基于特定的特征工程方法或二者的组合。具体地，比如过滤法(filter)、包装法(wrapper)、嵌入法(embedded)、主成分分析法(pca)，或者基于上述专业知识和特征工程方法的组合。
机器学习模型可包括但不限于：神经网络模型、支持向量机模型、逻辑回归模型、聚类模型、k近邻模型、决策树模型、随机森林模型、提升树模型、线性回归模型、朴素贝叶斯模型以及前述多个模型所组成的集合模型。
步骤s143、判断验证通过后的机器学习模型是否达到预期，若是，则执行步骤s15；若否，则执行步骤s141。
步骤s15、根据评估数据对训练及验证后的机器学习模型进行模型评估。
步骤s16、根据评估结果判断机器学习模型是否达到预设要求，若是，交付机器学习模型；若否，则执行步骤s14～步骤s16。
也即，本实施例在建立机器学习模型时根据集成电路的测试数据，因此，在根据机器学习模型对集成电路的关键时延路径预测提取以及对集成电路的设计方案进行改进时，提供了数据依据，使得集成电路在改进的过程中具有目的性和针对性，可进一步缩短开发周期及降低开发成本。
当评估后的机器学习模型不能达到预设要求时，可根据实际情况选择对应的机器学习模型，重新对机器学习模型进行训练、验证以及评估，直到机器学习模型满足预设要求即可。
优选地，对用于建立机器学习模型的测试数据来说，其可能存在不平衡的情况，也即关键时延路径的样本数据的数量和非关键时延路径的样本数据的数量之间存在较大差异，可能会导致机器学习模型的不精确。因此，为了避免上述情况，本实施例利用过采样(oversampling)或欠采样(undersampling)的方法对测试数据进行处理。具体地，上述方法比如合成少数过采样(smote)方法、自适应合成采样(adasyn)方法、随机过采样(ros)方法、临界过采样(borderlineoversampling)方法、压缩最近邻(cnn)方法、单边选择(oss)方法、随机欠采样(rus)方法等，或是上述方法的组合。
步骤s2、根据机器学习模型对集成电路的关键时延路径进行预测分析后得到第一分析结果。
步骤s3、根据第一分析结果对集成电路的设计方案进行改进。
步骤s4、根据机器学习模型对改进后的集成电路进行关键时延路径进行预测分析得出第二分析结果。
步骤s5、根据第二分析结果判断改进后的集成电路的时延特性是否满足设计规格要求，若是，则交付集成电路的设计方案；若否，则根据第二分析结果对新的集成电路的设计方案进行继续改进，然后执行步骤s5。
本实施例首先通过创建的机器学习模型对集成电路的关键时延路径进行提取后，根据预测分析的结果对集成电路的设计方案进行改进，然后判断改进后的集成电路的时延特性是否满足要求，若否，则重新根据前述的分析结果对集成电路进行再次改进后再次判断改进后的集成电路的时延特性是否满足设计规格要求，根据上述循环直到最新的集成电路的时延特性满足设计规格要求时，将最新改进后的集成电路的设计方案交付即可。
优选地，由于本实施例中的机器学习模型是根据集成电路的测试数据来建立的。因此，为了保证机器学习模型的准确性，本实施例中在每次集成电路的设计方案改进后，将集成电路流片后进行测试得出新的测试数据，然后将新的测试数据的部分或全部再次用于机器学习模型的训练，最后根据训练后的机器学习模型更新系统中原有的机器学习模型，通过新增的测试数据不断更新机器学习模型，这样可在集成电路的改进及迭代的过程中保证机器学习模型的基础有效性。
本发明通过利用机器学习的方法，根据集成电路中时延路径的特征对关键时延路径进行预测，不需要了解造成时延的根本原因即可准确提取出关键时延路径，从而有针对性地对电路设计方案加以改进，节省产品开发时间，降低开发成本。
实施例二
基于本发明实施例一提供的一种集成电路的时延特性改进方法，本发明还提供了一种集成电路的时延特性改进装置，如图4所示，本发明一实施例提供的一种集成电路的时延特性改进装置的内部结构示意图。
在本实施例中，一种集成电路的时延特性改进装置可以是pc(personalcomputer，个人电脑)，也可以是智能手机、平板电脑、便携计算机等终端设备。该一种集成电路的时延特性改进装置至少包括：处理器12、通信总线13、网络接口14以及存储器11。
其中，存储器11至少包括一种类型的可读存储介质，所述可读存储介质包括闪存、硬盘、多媒体卡、卡型存储器(例如，sd或dx存储器等)、磁性存储器、磁盘、光盘等。存储器11在一些实施例中可以是一种集成电路的时延特性改进装置的内部存储单元，例如该一种集成电路的时延特性改进装置的硬盘。存储器11在另一些实施例中也可以是一种集成电路的时延特性改进装置的外部存储设备，例如一种集成电路的时延特性改进装置上配备的插接式硬盘，智能存储卡(smartmediacard，smc)，安全数字(securedigital，sd)卡，闪存卡(flashcard)等。进一步地，存储器11还可以既包括一种集成电路的时延特性改进装置的内部存储单元也包括外部存储设备。存储器11不仅可以用于存储安装于一种集成电路的时延特性改进装置的应用软件及各类数据，例如时延特性改进程序的代码等，还可以用于暂时地存储已经输出或者将要输出的数据。
处理器12在一些实施例中可以是一中央处理器(centralprocessingunit，cpu)、控制器、微控制器、微处理器或其他数据处理芯片，用于运行存储器11中存储的程序代码或处理数据，例如执行时延特性改进程序等。
通信总线13用于实现这些组件之间的连接通信。
网络接口14可选地可以包括标准的有线接口、无线接口(如wi-fi接口)，通常用于在该一种集成电路的时延特性改进装置与其他电子设备之间建立通信连接。
可选地，该一种集成电路的时延特性改进装置还可以包括用户接口，用户接口可以包括显示器(display)、输入单元比如键盘(keyboard)，可选的用户接口还可以包括标准的有线接口、无线接口。可选地，在一些实施例中，显示器可以是led显示器、液晶显示器、触控式液晶显示器以及oled(organiclight-emittingdiode，有机发光二极管)触摸器等。其中，显示器也可以适当地称为显示屏或显示单元，用于显示在一种集成电路的时延特性改进装置中处理的信息以及用于显示可视化的用户界面。
图4仅示出了具有组件11-14以及时延特性改进程序的一种集成电路的时延特性改进装置，本领域技术人员可以理解的是，图4示出的结构并不构成对一种集成电路的时延特性改进装置的限定，可以包括比图示更少或者更多的部件，或者组合某些部件，或者不同的部件布置。
在图4所示的一种集成电路的时延特性改进装置实施例中，存储器11中存储有时延特性改进程序；处理器12执行存储器11中存储的时延特性改进程序时实现如下步骤：
模型建立步骤：对流片后的集成电路进行测试得出测试数据，并根据测试数据建立机器学习模型；
提取步骤：根据机器学习模型对集成电路的关键时延路径进行预测分析后得出第一分析结果；
改进步骤：根据第一分析结果对集成电路的设计方案进行改进；
判断步骤：根据机器学习模型对改进后的集成电路的关键时延路径进行预测分析得出第二分析结果，以及判断改进后的集成电路的时延特性是否满足设计规格要求，若是，交付改进后的集成电路的设计方案；若否，则根据第二分析结果对新的集成电路的设计方案进行改进后执行判断步骤。
进一步地，所述模型建立步骤还包括：
数据获取步骤：对流片后的集成电路进行测试得出测试数据，以及将测试数据划分为训练数据和评估数据；
模型训练步骤：建立机器学习模型并根据训练数据对机器学习模型进行训练及验证；
模型评估步骤：根据评估数据对训练及验证后的机器学习模型进行评估，并判断机器学习模型是否达到预设要求，若是，交付机器学习模型；若否，则执行数据获取步骤、模型训练步骤以及模型评估步骤。
进一步地，所述数据获取步骤还包括对测试数据进行预处理后将其划分为训练数据和评估数据。
进一步地，所述预处理包括清洗、标准化和相关性分析。
进一步地，对预处理后的测试数据通过预设方法进行处理；其中，预设方法包括以下任意一种或多种的组合：合成少数过采样方法、自适应合成采样方法、随机过采样方法、临界过采样方法、压缩最近邻方法、单边选择方法和随机欠采样方法。
进一步地，模型训练步骤具体包括：
模型建立步骤：进行特征工程并建立机器学习模型；
训练及验证步骤：选取训练数据的一部分对机器学习模型进行训练以及使用训练数据的剩余部分对训练后的机器学习模型进行验证；
判断步骤：判断验证通过后的机器学习模型是否达到预期，若是，则执行模型评估步骤；若否，则执行模型建立步骤。
进一步地，所述特征工程包括基于相关领域的专业知识、基于特定的特征工程方法以及基于相关领域的专业知识和基于特定的特征工程方法的组合；所述机器学习模型包括以下任意一种或多种的组合：神经网络模型、支持向量机模型、逻辑回归模型、聚类模型、k近邻模型、决策树模型、随机森林模型、提升树模型、线性回归模型和朴素贝叶斯模型。
进一步地，在每次集成电路的设计方案改进后，执行模型更新步骤：
首先对改进后的集成电路进行流片并对流片返回的改进后的集成电路进行测试得到新的测试数据，然后将新的测试数据的部分或全部用于对机器学习模型的训练后得出新的机器学习模型，最后根据新的机器学习模型对系统中的机器学习模型进行更新。
实施例三
一种存储介质，所述存储介质为计算机可读存储介质，其上存储有时延特性改进程序，所述时延特性改进程序为计算机程序，所述时延特性改进程序被处理器执行时实现以下步骤：
模型建立步骤：对流片后的集成电路进行测试得出测试数据，并根据测试数据建立机器学习模型；
提取步骤：根据机器学习模型对集成电路的关键时延路径进行预测分析后得出第一分析结果；
改进步骤：根据第一分析结果对集成电路的设计方案进行改进；
判断步骤：根据机器学习模型对改进后的集成电路的关键时延路径进行预测分析得出第二分析结果，以及判断改进后的集成电路的时延特性是否满足设计规格要求，若是，交付改进后的集成电路的设计方案；若否，则根据第二分析结果对新的集成电路的设计方案进行改进后执行判断步骤。
进一步地，所述模型建立步骤还包括：
数据获取步骤：对流片后的集成电路进行测试得出测试数据，以及将测试数据划分为训练数据和评估数据；
模型训练步骤：建立机器学习模型并根据训练数据对机器学习模型进行训练及验证；
模型评估步骤：根据评估数据对训练及验证后的机器学习模型进行评估，并判断机器学习模型是否达到预设要求，若是，交付机器学习模型；若否，则执行数据获取步骤、模型训练步骤以及模型评估步骤。
进一步地，所述数据获取步骤还包括对测试数据进行预处理后将其划分为训练数据和评估数据。
进一步地，所述预处理包括清洗、标准化和相关性分析。
进一步地，对预处理后的测试数据通过预设方法进行处理；其中，预设方法包括以下任意一种或多种的组合：合成少数过采样方法、自适应合成采样方法、随机过采样方法、临界过采样方法、压缩最近邻方法、单边选择方法和随机欠采样方法。
进一步地，模型训练步骤具体包括：
模型建立步骤：进行特征工程并建立机器学习模型；
训练及验证步骤：选取训练数据的一部分对机器学习模型进行训练以及使用训练数据的剩余部分对机器学习模型进行验证；
判断步骤：判断验证通过后的机器学习模型是否达到预期，若是，则执行模型评估步骤；若否，则执行模型建立步骤。
进一步地，所述特征工程包括基于相关领域的专业知识、基于特定的特征工程方法以及基于相关领域的专业知识和基于特定的特征工程方法的组合；所述机器学习模型包括以下任意一种或多种的组合：神经网络模型、支持向量机模型、逻辑回归模型、聚类模型、k近邻模型、决策树模型、随机森林模型、提升树模型、线性回归模型和朴素贝叶斯模型。
进一步地，在每次集成电路的设计方案改进后，执行模型更新步骤：
首先对改进后的集成电路进行流片并对流片返回的改进后的集成电路进行测试得到新的测试数据，然后将新的测试数据的部分或全部用于对机器学习模型的训练后得出新的机器学习模型，最后根据新的机器学习模型对系统中的机器学习模型进行更新。
上述实施方式仅为本发明的优选实施方式，不能以此来限定本发明保护的范围，本领域的技术人员在本发明的基础上所做的任何非实质性的变化及替换均属于本发明所要求保护的范围。
1.一种集成电路的时延特性改进方法，其特征在于，包括：
模型建立步骤：对流片后的集成电路进行测试得出测试数据，并根据测试数据建立机器学习模型；
提取步骤：根据机器学习模型对集成电路的关键时延路径进行预测分析后得出第一分析结果；
改进步骤：根据第一分析结果对集成电路的设计方案进行改进；
判断步骤：根据机器学习模型对改进后的集成电路的关键时延路径进行预测分析得出第二分析结果，以及判断改进后的集成电路的时延特性是否满足设计规格要求，若是，交付改进后的集成电路的设计方案；若否，则根据第二分析结果对新的集成电路的设计方案进行改进后执行判断步骤。
2.根据权利要求1所述的一种集成电路的时延特性改进方法，其特征在于，所述模型建立步骤还包括：
数据获取步骤：对流片后的集成电路进行测试得出测试数据，以及将测试数据划分为训练数据和评估数据；
模型训练步骤：建立机器学习模型并根据训练数据对机器学习模型进行训练及验证；
模型评估步骤：根据评估数据对训练及验证后的机器学习模型进行评估，并判断机器学习模型是否达到预设要求，若是，交付机器学习模型；若否，则执行数据获取步骤、模型训练步骤以及模型评估步骤。
3.根据权利要求2所述的一种集成电路的时延特性改进方法，其特征在于，所述数据获取步骤还包括对测试数据进行预处理后将其划分为训练数据和评估数据。
4.根据权利要求3所述的一种集成电路的时延特性改进方法，其特征在于，所述预处理包括清洗、标准化和相关性分析。
5.根据权利要求3所述的一种集成电路的时延特性改进方法，其特征在于，对预处理后的测试数据通过预设方法进行处理；其中，预设方法包括以下任意一种或多种的组合：合成少数过采样方法、自适应合成采样方法、随机过采样方法、临界过采样方法、压缩最近邻方法、单边选择方法和随机欠采样方法。
6.根据权利要求2所述的一种集成电路的时延特性改进方法，其特征在于，模型训练步骤具体包括：
模型建立步骤：进行特征工程并建立机器学习模型；
训练及验证步骤：选取训练数据的一部分对机器学习模型进行训练以及使用训练数据的剩余部分对训练后的机器学习模型进行验证；
判断步骤：判断验证通过后的机器学习模型是否达到预期，若是，则执行模型评估步骤；若否，则执行模型建立步骤。
7.根据权利要求6所述的一种集成电路的时延特性改进方法，其特征在于，所述特征工程包括基于相关领域的专业知识、基于特定的特征工程方法以及基于相关领域的专业知识和基于特定的特征工程方法的组合；所述机器学习模型包括以下任意一种或多种的组合：神经网络模型、支持向量机模型、逻辑回归模型、聚类模型、k近邻模型、决策树模型、随机森林模型、提升树模型、线性回归模型和朴素贝叶斯模型。
8.根据权利要求2所述的一种集成电路的时延特性改进方法，其特征在于，在每次集成电路的设计方案改进后，执行模型更新步骤：
首先对改进后的集成电路进行流片并对流片返回的改进后的集成电路进行测试得到新的测试数据，然后将新的测试数据的部分或全部用于对机器学习模型的训练后得出新的机器学习模型，最后根据新的机器学习模型对系统中的机器学习模型进行更新。
9.一种集成电路的时延特性改进装置，包括存储器和处理器，所述存储器上存储有可在处理器上运行的时延特性改进程序，所述时延特性改进程序为计算机程序，其特征在于：所述处理器执行所述时延特性改进程序时实现如权利要求1-8中任一项所述的一种集成电路的时延特性改进方法的步骤。
10.一种存储介质，所述存储介质为计算机可读存储介质，其上存储有时延特性改进程序，所述时延特性改进程序为计算机程序，其特征在于：所述时延特性改进程序被处理器执行时实现如权利要求1-8中任一项所述的一种集成电路的时延特性改进方法的步骤。
技术总结