相关申请本专利申请主张2020年1月31日提交的第62/968,810号美国临时申请的优先权，所述美国临时申请以全文引用的方式并入本文中。本公开涉及关于半导体制造的良率分析概念。
背景技术：
：：随着半导体制造技术的进步，晶体管构造工艺正变得越来越复杂，且晶体管尺寸不断缩小。晶体管中的缺陷正变得越来越细微，且对于识别良率限制因素的良率分析工程师来说越来越难鉴别。随着半导体技术和晶体管尺寸持续缩减(例如)到5nm技术及以下，这些问题变得更为普遍。晶体管中的缺陷可能影响晶体管的功能性或性能。举例来说，一些缺陷可能致使晶体管保持在断开状态而不是在0和1之间切换；一些其它缺陷可能致使过多的泄漏且使信号转变比预期慢很多。为了进行良率分析和物理故障分析，快速鉴别缺陷位置并找到晶体管缺陷的根本原因已经成为重要的课题。技术实现要素：本文论述一种方法，所述方法包括：在与半导体芯片设计相关联的网表内识别一或多个晶体管特性；接收针对所述半导体芯片设计的单元的一或多个故障测试模型的结果，所述结果是至少部分地基于提供到由所述一或多个故障测试模型指定的所述半导体芯片设计的所述单元的输入引脚的输入在所述半导体芯片设计的所述单元的一或多个输出引脚处生成的，且其中至少部分地基于与所述半导体芯片设计相关联的所述网表内的所述一或多个晶体管特性执行所述一或多个故障测试模型；至少部分地基于所述一或多个故障测试模型的所述结果使检测到的一或多个故障与所述网表内的一或多个晶体管特性相关以识别所述半导体芯片设计内的一或多个有故障的晶体管；以及由处理器提供识别所述半导体芯片设计内的所述一或多个有故障的晶体管的用户界面。在所述方法的某些实施方案中，识别一或多个晶体管特性包括：接收所关注的晶体管特性的用户输入；在与所述半导体芯片设计相关联的所述网表内识别所关注的所述晶体管特性；以及从与所述半导体芯片设计相关联的所述网表提取所关注的所述晶体管特性。此外，提供用户界面可包括：在图形显示内提供识别半导体芯片设计的单元内的一或多个故障的位置的数据，所述图形显示将所述一或多个故障的位置覆叠到单元布局上。所述方法可进一步包括以下步骤：生成至少一个用户界面，所述至少一个用户界面唯一地识别至少一个晶体管和所述网表内识别的所述至少一个晶体管的一或多个晶体管特性，其中唯一地识别所述至少一个晶体管的所述用户界面包括从网表提取的唯一地识别所述至少一个晶体管的数据和从网表提取的识别所述一或多个晶体管特性的数据。使检测到的一或多个故障与网表内的一或多个晶体管特性相关可包括在识别半导体芯片设计的单元的预期输出的数据结构内查找半导体芯片设计的单元的所述一或多个输出引脚处生成的结果。在某些实施例中，在与半导体芯片设计相关联的网表内识别一或多个晶体管特性包括：在半导体芯片设计内识别库单元；以及从存储器存储区域检索所述库单元的一或多个晶体管特性。所述方法可另外包括：将所述一或多个有故障的晶体管的一或多个晶体管特性与从与半导体芯片设计相关联的网表提取的其它晶体管的一或多个晶体管特性进行比较；确定所述一或多个有故障的晶体管的晶体管特性中的一或多个是否与其它晶体管中的至少一个的晶体管特性中的一或多个匹配；在确定所述一或多个有故障的晶体管的晶体管特性中的至少一个与其它晶体管中的所述至少一个的晶体管特性中的至少一个匹配后，确定针对所述一或多个有故障的晶体管检测到的一或多个故障是否与其它晶体管中的所述至少一个共享；以及在确定所述一或多个故障中的至少一个与其它晶体管中的至少一个共享后，在用户界面内将其它晶体管中的所述至少一个识别为有故障的晶体管。另外描述系统，所述系统包括存储指令的存储器和处理器，所述处理器与所述存储器耦合且执行指令，所述指令在执行时致使所述处理器：在与半导体芯片设计相关联的网表内识别一或多个晶体管特性；针对半导体芯片设计执行先进单元感知故障模型以将一或多个故障测试模型内指定的输入提供到半导体芯片设计的单元的输入引脚，其中至少部分地基于与半导体芯片设计相关联的网表内的所述一或多个晶体管特性识别所述一或多个故障测试模型，且其中将所述输入提供到单元的输入引脚致使所述单元在单元的一或多个输出引脚处生成结果；至少部分地基于所述一或多个故障测试模型的所述结果使检测到的一或多个故障与网表内的一或多个晶体管特性相关以识别半导体芯片设计内的一或多个有故障的晶体管；以及提供识别半导体芯片设计内的所述一或多个有故障的晶体管的用户界面。针对系统的某些实施方案，识别一或多个晶体管特性包括：接收所关注的晶体管特性的用户输入；在与所述半导体芯片设计相关联的所述网表内识别所关注的所述晶体管特性；以及从与所述半导体芯片设计相关联的所述网表提取所关注的所述晶体管特性。在某些实施方案中，提供用户界面包括：在图形显示内提供识别半导体芯片设计的单元内的一或多个故障的位置的数据，所述图形显示将所述一或多个故障的位置覆叠到单元布局上。此外，所述处理器可进一步被配置成生成至少一个用户界面，所述至少一个用户界面唯一地识别至少一个晶体管和所述网表内识别的所述至少一个晶体管的一或多个晶体管特性，其中唯一地识别所述至少一个晶体管的所述用户界面包括从网表提取的唯一地识别所述至少一个晶体管的数据和从网表提取的识别所述一或多个晶体管特性的数据。使检测到的一或多个故障与网表内的一或多个晶体管特性相关可包括在识别半导体芯片设计的单元的预期输出的数据结构内查找半导体芯片设计的单元的所述一或多个输出引脚处生成的结果。对于特定系统，在与半导体芯片设计相关联的网表内识别一或多个晶体管特性包括：在半导体芯片设计内识别库单元；以及从存储器存储区域检索所述库单元的一或多个晶体管特性。此外，所述处理器可进一步被配置成确定针对半导体芯片设计检测到的一或多个故障是否与半导体芯片设计内的多个晶体管共享。本文还论述包括所存储指令的非暂时性计算机可读介质，所述指令在执行时致使所述处理器：在与半导体芯片设计相关联的网表内识别一或多个晶体管特性；针对半导体芯片设计执行先进单元感知故障模型以将一或多个故障测试模型内指定的输入提供到半导体芯片设计的单元的输入引脚，其中至少部分地基于与半导体芯片设计相关联的网表内的所述一或多个晶体管特性识别所述一或多个故障测试模型，且其中将所述输入提供到单元的输入引脚致使所述单元在单元的一或多个输出引脚处生成结果；至少部分地基于所述一或多个故障测试模型的所述结果使检测到的一或多个故障与网表内的一或多个晶体管特性相关以识别半导体芯片设计内的一或多个有故障的晶体管；以及提供识别半导体芯片设计内的所述一或多个有故障的晶体管的用户界面。在某些实施方案中，识别一或多个晶体管特性包括：接收所关注的晶体管特性的用户输入；在与所述半导体芯片设计相关联的所述网表内识别所关注的所述晶体管特性；以及从与所述半导体芯片设计相关联的所述网表提取所关注的所述晶体管特性。提供用户界面可包括：在图形显示内提供识别半导体芯片设计的单元内的一或多个故障的位置的数据，所述图形显示将所述一或多个故障的位置覆叠到单元布局上。非暂时性计算机可读介质的特定实施方案进一步包括所存储指令，所述指令在由处理器执行时致使所述处理器生成至少一个用户界面，所述至少一个用户界面唯一地识别至少一个晶体管和所述网表内识别的所述至少一个晶体管的一或多个晶体管特性，其中唯一地识别所述至少一个晶体管的所述用户界面包括从网表提取的唯一地识别所述至少一个晶体管的数据和从网表提取的识别所述一或多个晶体管特性的数据。在某些实施方案中，使检测到的一或多个故障与网表内的一或多个晶体管特性相关包括在识别半导体芯片设计的单元的预期输出的数据结构内查找半导体芯片设计的单元的所述一或多个输出引脚处生成的结果。对于特定实施方案，在与半导体芯片设计相关联的网表内识别一或多个晶体管特性包括：在半导体芯片设计内识别库单元；以及从存储器存储区域检索所述库单元的一或多个晶体管特性。附图说明根据下文给出的详细描述和本公开的实施例的附图，将更充分地理解本公开。图式用于提供对本公开的实施例的了解和理解，且不将本公开的范围限于这些特定实施例。此外，图式不一定按比例绘制。图1是示出先进单元感知故障模型的实例操作的流程图。图2示出半导体芯片设计的实例spice网表。图3示出实例故障测试模型的参数。图4示出用于提供关于半导体单元内检测到的故障的信息的实例用户界面。图5描绘根据本公开的一些实施例在集成电路的设计和制造期间使用的各种过程的流程图。图6描绘本公开的实施例可在其中操作的实例计算机系统的抽象图。具体实施方式本公开的方面涉及用于良率分析和物理故障分析的先进单元感知故障模型。所描述的方面用可从spice网表识别和提取的详细晶体管物理特征来扩增用于半导体制造的单元感知故障建模。通过利用详细晶体管物理特征的数据，单元感知故障建模过程预测恰当运行的单元应如何操作，以及对于多个可能的功能失常类型，功能失常的单元将如何操作。所述方法借此使得能够在物理半导体芯片内检测有故障的晶体管。先进单元感知故障模型展示其益处，即，帮助良率分析和物理故障分析工程师快速识别作为良率限制因素的晶体管缺陷。本文论述一种考虑晶体管的物理特征的先进单元感知故障模型100及其实施方法。先进单元感知故障模型100在执行时从spice网表识别和提取指示单元设计内的晶体管的特性的数据，例如单元设计内的晶体管的物理特征。所识别和提取的数据使先进单元感知故障模型100能够预测单元应在恰当功能性下如何操作，且预测特定的功能失常的晶体管可如何影响总体单元设计的功能性。供提取的晶体管特性可基于指示各种参数的用户指定数据、基于用于识别spice网表内的特征特定数据的自动化配置(例如，基于生成的数据库，和/或基于反映经训练以识别特定单元内的缺陷的历史单元设计的数据的基于机器学习的分析的结果)等来识别。指示晶体管的物理特征的所提取数据在逻辑诊断中使用以将候选缺陷鉴别为单元设计内的特定晶体管或特定区。基于诊断候选者的物理特征，良率分析和物理故障分析工程师可快速识别影响产品良率的系统性缺陷的位置和根本原因。因此，先进单元感知故障模型100的使用使得能够识别且最终解决单元内的系统性缺陷，例如可归于单个晶体管、单个类型的晶体管(即使涵盖多个个别晶体管)或在单元的特定区内的缺陷，对用于缺陷分析的处理资源的使用减少，因为不必执行可能涉及冗余或低效测试策略的详尽测试准则来特定地识别那些系统性缺陷。此外，因为故障测试模型不需要非常详尽的测试准则就可以准确且精确地识别单元内的缺陷的根本原因，所以生产良率可随时间增加，因为单元故障分析的完成需要较短时间。许多现代的soc(芯片上系统)设计基于标准库单元。这些标准库单元内的故障常常在单元边界引脚处识别。举例来说，单元引脚上的“固定”故障模型(例如，识别不允许晶体管改变输出值的缺陷)和“转变故障”模型(例如，识别转变时间故障)已经检测到库单元内的大多数缺陷。然而，随着晶体管尺寸不断减小和标准库单元复杂性不断增加，基于边界引脚分析对标准库单元内的特定故障的检测变得较困难。先进单元感知测试利用标准库单元内的物理晶体管的特性来生成故障测试模型，所述故障测试模型是为了基于特定功能失常的晶体管预测总体库单元的故障行为，即使随着库单元的尺寸减小且那些库单元的复杂性增加，也可利用所述先进单元感知测试来识别和/或瞄准标准库单元内部的缺陷。单元感知测试方法和模型是随先进单元感知故障模型生成的。一旦生成单元感知故障模型，就可以在故障测试模型生成过程中使用单元感知故障模型来瞄准复杂单元内部的缺陷。先进单元感知故障模型100含有指示库单元内的特定缺陷的行为的缺陷数据。缺陷数据包含可用于识别缺陷数据适用于的特定缺陷的识别数据。特定缺陷的缺陷数据还识别其适用于的标准库单元、其适用于的标准库单元内的晶体管(或多个晶体管)(例如，基于唯一地识别从单元设计的spice网表提取的晶体管(或多个晶体管)的数据)、晶体管(或多个晶体管)的缺陷的类型，以及指示根据所识别缺陷类型当特定晶体管(或多个晶体管)功能失常时标准库单元的行为的数据。举例来说，缺陷数据识别用于区分无缺陷单元和受缺陷影响单元的输入引脚值。缺陷使用spice模拟器来模拟，且其行为被捕获且作为缺陷数据的一部分存储在单元感知故障模型文件中。利用所存储缺陷数据来生成故障测试模型，例如经由输入/输出真值表(例如，来自synopsys的testmaxatpg工具)来生成瞄准缺陷行为的测试型式(例如，通过生成可用于区分恰当和不恰当运行的晶体管的引脚输入组合)。通过根据输入-输出真值表将输入提供到单元的输入引脚来实施这些故障测试模型，且在单元的输出引脚处接收故障测试模型的结果，所述结果可对照所识别输入-输出真值表内的预期结果进行比较以识别缺陷的根本原因。缺陷数据还引导逻辑诊断工具(例如testmaxdiagnosis)通过识别缺陷的类型以及缺陷在发生故障的芯片内的位置来诊断发生故障的芯片。缺陷的位置可经由生成的图形显示来指定，例如图4中反映的且在本文中更详细论述的实例图形显示402。本公开的各方面涉及先进单元感知故障模型100，其识别和描述标准库单元内部的晶体管缺陷，借此能够以用于测试单元和识别缺陷的最少处理资源利用率，矫正单元内的降低制作良率的系统性缺陷。单元感知故障模型100含有识别与特定缺陷相关的详细晶体管物理特征的晶体管特性，此相关在区分恰当运行和不恰当运行单元设计的标准库单元的输入-输出真值表内反映，且用于区分不恰当运行单元设计内的缺陷位置。这些物理特征可例如经由基于文本的提取技术从库单元的spice网表描述识别和提取，所述基于文本的提取技术用于识别相关文本且用于提取反映为文本文件的spice网表的相关文本。先进单元感知故障模型100中反映的详细晶体管物理特征在逻辑诊断(例如，来自synopsys的testmaxdiagnosis)中使用，且可有效地识别经识别有缺陷单元内的缺陷的根本原因。半导体制造技术已经从平面fet(场效应晶体管)发展到finfet，且现在发展到5nm及以下的环绕栅极(gaa)fet或mbcfet(多桥沟道场效应晶体管)。随着每一代技术的进步，晶体管构造变得更为复杂。关于晶体管的缺陷一直影响晶体管的功能性、驱动强度或泄漏。在技术发展或产品良率斜升期间，制造商或无厂设计公司需要快速识别单元设计的良率限制因素。基于故障模型的逻辑诊断可促进用于良率分析和物理分析的缺陷定位。特定故障模型可包含固定故障模型和转变故障模型。某些实施例的先进单元感知故障模型100含有指示缺陷的行为的缺陷数据。举例来说，特定缺陷的缺陷数据含有区分无缺陷单元和受缺陷影响单元之间的不同响应的输入引脚值。所捕获缺陷行为用于故障测试模型生成以生成精确瞄准缺陷行为的测试型式，和/或诊断发生故障的芯片，例如通过补充由逻辑诊断工具(例如，来自synopsys的testmaxdiagnosis)利用的数据。先进单元感知故障模型100包含例如单元缺陷的物理信息的特性等缺陷数据。举例来说，先进单元感知故障模型100生成限定缺陷周围的限界框的数据(限界框视觉上经由图形显示反映，例如图4中反映的实例图形显示402)，以及识别缺陷的层以便鉴别单元内的缺陷的位置的数据。先进单元感知故障模型100用从单元的spice网表提取的晶体管的详细物理特征扩增经识别单元缺陷的晶体管特性。所提取物理特征在逻辑诊断报告中使用，和/或馈送到良率分析工具以如本文所论述快速识别良率限制因素。图1示出实例流程图，其展示构建和执行实例先进单元感知故障模型100的步骤。先进单元感知故障模型100从spice网表识别和提取晶体管物理特征，如图1的框101-102处所指示(实例spice网表200在图2中反映)。可至少部分地基于识别所关注的特定参数和/或自动识别的参数(例如，经由计算系统至少部分地基于各种spice网表的分析而生成，等等)的用户输入来识别和提取指示晶体管物理特征的数据。除识别每一晶体管的特定参数外，数据提取还另外识别和提取唯一地识别每一晶体管的数据(例如，比如单元和spice网表内的晶体管的位置，或唯一地区分每一晶体管与单元内且如spice网表内反映的其它晶体管的某一其它数据)。仅作为一个实例，从spice网表提取的数据可自动识别为与识别单元内的特定缺陷相关。spice网表可提供为文本文件(例如，如图2的实例中所展示)，且这些特征的提取可包含识别为与稍后分析期间唯一地识别特定晶体管相关的和/或识别为与单元内的缺陷识别相关的spice网表内反映的文本串的文本识别和提取。针对每一晶体管例项，spice网表含有识别晶体管例项的数据，以及与晶体管例项相关的参数的列表和其相应值。这些参数与单元布局中的每一晶体管例项的物理特征相关。相同类型的晶体管的不同例项可对于一些参数具有相同值，但其对于其它参数可具有不同值。值的差异展示每一个别晶体管的不同物理特性，其影响单元布局内晶体管的功能性。spice网表的数据内容的实例在图中反映，其中强调了个别参数。参看图2，其示出三个晶体管例项的spice网表200的片段，识别(在图2的图示中表示为201的虚线圆圈)和提取唯一地识别每一晶体管例项的数据，且类似地识别(在图2的图示中表示为202的实线圆圈)和提取确定为与缺陷检测相关(例如，基于手动识别和/或自动识别)的个别参数。仅作为一个实例，通过先进单元感知故障模型继续基于文本的数据识别和提取，所述先进单元感知故障模型将与先进单元感知故障模型100相关联的存储器存储区域内反映的特定文本串识别为与唯一地识别特定晶体管和/或区分缺陷相关。提取spice网表内的相关文本串以及指示与那些相关文本串相关联的值的邻近文本(例如，所识别相关文本串和文本内的定界符之间的所界定数目个字符或文本)以供进一步分析。以下是spice网表文件中的若干晶体管的实例描述(图2中还展示实例数据)：xmpa1i1:f1109a1:f1108vdd:f1107vbppch_svt_macad＝0.00203pas＝0.00406p dfm_flag＝1edgeflag＝0l＝0.02umatchingflag＝0nfin＝2nrd＝0nrs＝0ojh＝0 pd＝0.128uploda1＝2e-08ploda2＝0ploda3＝0plodb1＝0plodb2＝0plodb3＝0 … spobl1＝3.26e-07spobl2＝1.39e-07spobr1＝1.39e-07spobr2＝3.26e-07nfin_a_ddb＝1nfin_b_ddb＝0 spot＝4.3e-08spotl1＝4.3e-08spotl2＝4.3e-08spotr1＝4.3e-08spotr2＝4.3e-08nfin_a_sdb2＝3nfin_b_sdb2＝2$angle＝90xmpa2i1:f1109a2:f1112vdd:f1113vbppch_svt_macad＝0.00203pas＝0.00406p dfm_flag＝1edgeflag＝0l＝0.02umatchingflag＝0nfin＝2nrd＝0nrs＝0ojh＝0 pd＝0.128uploda1＝0ploda2＝0ploda3＝0plodb1＝2e-08plodb2＝0plodb3＝0 … spob＝3.26e-07spobl1＝1.39e-07spobl2＝1.39e-07spobr1＝3.26e-07nfin_a_ddb＝0nfin_b_ddb＝1 spobr2＝1.39e-07spot＝4.3e-08spotl1＝4.3e-08spotl2＝4.3e-08spotr1＝4.3e-08 spotr2＝4.3e-08nfin_a_sdb2＝3nfin_b_sdb2＝3$angle＝90xmpi1x:f1115i1:f1116vdd:f1117vbppch_svt_macad＝0.01078pas＝0.01078p dfm_flag＝1edgeflag＝0l＝0.02umatchingflag＝0nfin＝4nrd＝0nrs＝0ojh＝0 pd＝0.448uploda1＝0ploda2＝0ploda3＝0plodb1＝0plodb2＝0plodb3＝0ppitch＝0 … sodxb4＝5.92454e-08sodyb＝1.34e-07sodyt＝1.70115e-07spob＝3.26e-07nfin_a_ddb＝0nfin_b_ddb＝0 spobl1＝4.3e-08spobl2＝3.26e-07spobr1＝4.3e-08spobr2＝4.3e-08spot＝4.3e-08 spotl1＝4.3e-08spotl2＝4.3e-08spotr1＝4.3e-08spotr2＝4.3e-08nfin_a_sdb2＝3nfin_b_sdb2＝2$angle＝90在以上实例中，存在三个相同类型“pch_svt_mac”的晶体管。对于参数“nfin”(其指定晶体管的每金属栅极指状物的翼片数目且在晶体管之间变化)，晶体管分别具有值2、2和4；借此反映仅一个实例参数，所述实例参数在晶体管之间变化且其在所示出的实例中被确定为指示晶体管的操作内存在缺陷)。晶体管之间的nfin参数的差异致使晶体管在某些条件下以不同方式操作，且因此这些差异可由先进单元感知故障模型100利用作为反映导致单元的不同故障行为的晶体管特性的差异的多个参数中的仅一个(基于哪一晶体管有缺陷)。nfin参数的不同值表示这些晶体管中的每一个的不同物理特性。对于另一参数“angle”(其也指示为与故障测试模型确定单元中的缺陷的存在相关，如图2的所示实例spice网表200反映)，所有三个晶体管具有相同值90。应注意，spice网表的晶体管描述中存在若干参数，但某些参数可能与精确地识别单元内的缺陷的根本原因不相关，且因此先进单元感知故障模型100仅识别和提取与区分缺陷类型相关的那些参数，以便使分析单元内所有晶体管的已知的所有参数所需的处理资源最小化。每一参数展示物理布局的不同方面。通过检查这些参数，实施例选择和提取被认为与区分单元内的缺陷类型和/或缺陷位置相关的晶体管特性，例如晶体管模型、参数及其值。这些所提取的晶体管特性可用以构造故障测试模型以区分单元内的恰当运行的晶体管和功能失常的晶体管。应理解，某些参数可被认为与识别一个库单元设计内的缺陷位置相关，但可能与识别另一库单元设计内的缺陷位置不相关。作为实例，识别和提取被认为与缺陷识别和定位相关的晶体管特性可以是两步过程：步骤1：识别晶体管特性(图1的框101处反映)。先进单元感知故障模型100包含生成工具以自动识别和提取相关晶体管特性。针对待分析可能的故障和/或良率限制因素的单元内的个别晶体管，将这些晶体管特性识别为相关的且提取这些晶体管特性。先进单元感知故障模型100的生成工具提取由用户手动识别的特定晶体管特性，和/或先进单元感知故障模型100的生成工具提取自动识别为与区分恰当运行的晶体管和功能失常的晶体管相关的特定晶体管特性(例如基于使特定晶体管特性与缺陷识别相关的数据的库)。如果用户知晓哪些晶体管特性是所关注的，则用户可将这些特性输入(例如，经由用户输入)到先进单元感知故障模型100以供由生成工具使用，且生成工具接着聚焦于用户指定的晶体管特性。在许多情况下，用户可能不知晓所关注的确切的晶体管特性，或spice网表中可能存在太多的供用户手动地选择所关注的特定晶体管特性的参数。在此情形下，单元感知故障测试模型生成工具调查spice网表文件中的所有晶体管且比较所有晶体管的参数及其值。可基于相同类型的所有晶体管具有相同值还是不同值，来将这些参数进行分类或分组。这些物理特征值的相似度(或非相似度)可用于增强单元感知故障模型。步骤2：提取物理特征且创建待包含在单元感知故障测试模型文件中的物理特征数据结构(例如，数据表)(图1的框102内反映)。一旦识别(或由用户指定)物理特征，单元感知故障测试模型生成工具就提取参数和其相应值且将此信息添加到单元感知故障模型文件中。接着构造物理布局数据结构以含有指示所有晶体管的物理数据的特性，如在框103处反映。增强型单元感知故障模型100接着在某些例子中生成提供所识别参数是否指示可能的缺陷的指示(例如，基于与用以识别先进单元感知故障模型的缺陷的数据的库的比较)的逻辑诊断报告(如在框104处所展示)，和/或将所生成的物理布局数据结构提供到良率分析工具以识别单元内的系统性缺陷，如在框105处反映。举例来说，当经由良率分析工具利用物理布局数据结构时，增强型单元感知故障模型100至少部分地基于物理布局数据结构生成待用作故障测试模型的测试准则的精确地识别单元内的可能的缺陷的一或多个单元输入-输出真值表(如图1的框106内反映)。因为晶体管的物理特性指示晶体管将如何对特定输入作出反应，所以增强型单元感知故障模型100基于如被生成且用作故障测试模型的测试准则的输入-输出真值表内反映的个别晶体管的物理特性预测个别有故障的晶体管如何影响甚至复杂单元的操作。因此，真值表指定给定输入集(单元输入引脚处提供)的预期输出(单元输出引脚处可检测)。举例来说，对于到总体单元的给定输入，先进单元感知故障模型100预测针对正常运行的单元，所述输入将如何随着穿过单元的各个组件(例如，晶体管)以及在各个组件之间的信号流动(例如，随着从一个晶体管流动到另一晶体管的信号、随着针对第一晶体管的输入变为用作针对第二晶体管的输入的第一晶体管的输出)。先进单元感知故障模型100将输入-输出真值表的输入作为故障测试模型的一部分提供到单元，如框107处所指示，且基于根据故障测试模型的测试准则和输入-输出真值表提供的输入来监视单元的输出，如框108内反映。在识别出偏离于给定单元的预期输出后，先进单元感知故障模型100例如通过生成包含缺陷的识别的缺陷报告来识别单元内的缺陷，如框109处反映。精确地识别特定缺陷以便指示单元内的区域(例如，在特定晶体管位置处)，借此使利用先进单元感知故障模型的下游过程和/或单元设计者能够补救所识别的缺陷。此外，如本文中反映，缺陷报告可包含提供单元布局的所显示指示上的视觉覆叠的图形显示，使得向用户提供单元布局内的缺陷的位置的视觉指示。在某些实施例中，图形显示可以是交互式的，使得用户能够选择性地放大/缩小布局以获得关于检测到的缺陷的位置的额外细节。因为特别地生成用于识别特定故障的真值表，所以先进单元感知故障模型100不必执行到单元的所有可能输入的详尽测试来识别缺陷的特定来源，借此减少缺陷识别所必需的处理资源的量。类似地，利用特别地被提供用于识别库单元内的特定故障的精确调适的真值表，可精确地识别单元内的故障的精确位置，而不需要个别地分析单元内的每一晶体管来确信地确定故障的位置。通过识别特定单元的缺陷和针对共享一或多个物理特性(例如，单元的晶体管布局的部分)的其它单元检测到的缺陷之间的相似性，来确定关于缺陷的特定信息且将其包含于缺陷报告内。举例来说，基于针对不同单元检测到的缺陷和/或针对单个单元的不同输入组合检测到的缺陷之间的所确定的相似性，先进单元感知故障模型100使特定缺陷与单元的特定物理特性相关，借此提供单元的特定有故障部分的特定指示。基于各种库单元设计的所预测输出以及单元设计和检测到的缺陷之间的所确定的相似性，单元输入-输出真值表识别区分恰当运行的单元和不恰当运行的单元的单元的故障测试模型的测试准则的引脚输入，其中利用故障测试模型的测试准则内的特定输入组合来区分特定故障类型。作为一个简化实例，故障测试模型的输入-输出真值表可指定第一输入引脚上的输入“1”应产生第一输出引脚上的输出“1”。如果被测试单元产生第一输出引脚上的输出“0”，则此输出可指示故障。接着利用多个输入-输出组合的组合来特定地识别故障的来源，且借此区分多个可能的故障以识别单元的特定故障类型，所述特定故障类型接着在缺陷报告内反映。根据以上实例，在已经识别单元中的故障的存在(基于第一输出引脚上的不正确的输出)的情况下，参考输入-输出表以指定第二输入引脚上的输入“0”为故障测试模型的测试准则的一部分，针对第一故障类型，第二输出引脚上的相应预期输出为“0”，且针对第二故障类型，相同第二输出引脚上的预期输出为“1”。当考虑预期输入和输出的额外组合时，先进单元感知故障模型100能够区分复杂单元内的多个故障类型，借此使先进单元感知故障模型能够特别地识别复杂单元内的有故障的晶体管，且在缺陷报告内反映所述特别地识别的有故障的晶体管(例如，经由从spice网表提取的唯一地识别有故障的晶体管的数据)。如上文所提及，所提取的物理信息可提供于具有表格式的数据结构中，例如在单元感知故障模型文件的表内。下文展示具有从spice网表提取的物理特征的实例单元感知故障模型100(此数据还由图3中所描绘的实例表示)：transistor_and_subcell_layout_data:-[table,device]-[name,type,llx,lly,urx,ury,layers,active_device,related_pin,device_model,device_feature]-[xmpa1,transistor,80,432,100,432,pgate_mactpdiff,xmpa1,,pch_svt_mac,nfin＝2nfin_b_sdb2＝2angle＝90]-[xmpa2,transistor,170,432,190,432,pgate_mactpdiff,xmpa2,,pch_svt_mac,nfin＝2nfin_b_sdb2＝3angle＝90]-[xmpi1,transistor,80,144,100,144,ngate_mactndiff,xmpi1,,pch_svt_mac,nfin＝4nfin_b_sdb2＝2angle＝90]在以上实例中，第一行展示由先进单元感知故障模型100的生成工具提取的物理特征，且每一后续行展示每一晶体管的特征值。每一列对应于晶体管的物理特征，例如列“device_model”展示晶体管的类型，且列“device_feature”展示每一晶体管的物理特征(例如，翼片的数目、晶体管角度等)。此数据结构中的数据可稍后包含在逻辑诊断报告中，或导入到良率分析工具以识别单元内的缺陷。在某些实施例中，所提取数据可用以识别包含于设计内的晶体管之间的相似性(或非相似性)。举例来说，在识别设计内的例如可归于有故障的晶体管的错误或故障后，识别晶体管之间的相似性和/或非相似性包括确定一或多个晶体管特性是否跨多个晶体管匹配(例如，一或多个参数在多个晶体管之间共享)。晶体管参数之间的所识别相似性和/或非相似性可用以确定所识别的故障是否在具有给定参数的所有晶体管之间共享，或故障是否被隔离到单个晶体管(或多个不相关的晶体管)。举例来说，特定故障可指示为由特定晶体管参数(或晶体管参数的特定组合)导致，使得特定故障是否在多个参数之间共享的确定包含识别与被识别为与晶体管故障相关的有故障的晶体管共享参数的所有其它晶体管。当在图形显示内显示有故障的晶体管时，接着更新所述图形显示以反映被识别为与初始识别的有故障的晶体管共享参数的那些晶体管的位置(和/或其它特性)。此外，指示各种晶体管参数的数据可与如图4中反映的诊断和/或良率探索器系统401共享(例如，经由共享处理资源和/或经由单独的计算实体执行)，所述诊断和/或良率探索器系统可提供关于单元内的良率和/或检测到的故障的额外数据，使得额外晶体管参数可补充经由此些系统提供的数据(例如，如图4中反映)，且使得良率分析可用以反映由先进单元感知故障建模的实施产生的改进的良率。在某些实施例中，这些额外系统可被配置成利用指示各种物理参数的数据来修改所显示的输出(例如，通过在图形显示内示出所识别的类似晶体管，通过在显示内标注所显示的晶体管，等等)。图4处展示实例图形显示，其示出指示经由应用先进单元感知故障模型检测到的各种缺陷在单元布局的图形说明内的位置的图形覆叠。作为总体单元设计和制作过程的一部分，可利用先进单元感知故障模型100。举例来说，在构造用于新单元设计的网表之后，先进单元感知故障模型在单元设计内识别和提取晶体管的晶体管特性数据(例如，单元设计内的所有晶体管)。基于如晶体管特性数据内识别的晶体管的物理特性，先进单元感知故障模型生成输入-输出数据表或其它此类数据结构，其识别特定晶体管在有故障的情况下如何影响总体单元的操作。先进单元感知故障模型识别输入-输出数据表内的特定输入组合，其可用以区分正常运行的单元和功能失常的单元以及用于区分单元内的故障类型，这使先进单元感知故障模型能够特别地识别所构造单元内的个别的有故障的晶体管。在所构造单元的测试期间(例如，在制作之后)，和/或当对单元的预期操作建模时，先进单元感知故障模型100执行包括到单元的特别识别的输入组合的一或多个故障测试模型以确定单元是否恰当地运行，且区分各种故障类型，以便使先进单元感知故障模型能够特别地识别所制作(或所模拟)单元内的有故障的晶体管。通过执行所述一或多个故障测试模型，先进单元感知故障模型100致使单元在单元的输出引脚处生成输出。先进单元感知故障模型100接着针对所利用的数据输入将所生成的输出与存储于输入-输出数据表内的数据进行比较，以查看故障测试模型的输出是否指示有故障的晶体管，且通过使针对一组给定输入从单元接收的输出与识别单元的特定故障的输入-输出数据表内的相应条目相关来确定单元内的哪一(些)晶体管是有故障的。可针对每一半导体芯片设计单独地生成输入-输出数据表。举例来说，可针对半导体芯片设计内的每一单元生成输入-输出表，作为半导体芯片设计过程的一部分。然而，标准库单元的输入-输出数据表可存储于存储器中以供在构造包含一或多个标准库单元的新开发的半导体芯片设计的故障测试模型时检索。在半导体芯片的设计期间，识别包含于半导体芯片设计内的标准库单元，且先进单元感知故障模型检索标准库单元的相关输入-输出数据表，且随后在半导体单元设计的测试期间利用所检索的输入-输出数据表。图5示出在例如集成电路等制品的设计、检验和制作期间使用的用于变换和检验表示集成电路的设计数据和指令的一组实例过程700。这些过程中的每一个可被构造和实现为多个模块或操作。术语“eda”代表术语“电子设计自动化”。这些过程以用由设计者提供的信息创建产品理念710开始，所述信息经变换以创建使用一组eda过程712的制品。当设计完成时，对设计进行流片734，此时将集成电路的作品(例如，几何型式)发送到制作设施以制造掩模组，接着使用所述掩模组来制造集成电路。在流片之后，制作736半导体裸片，且执行封装和组装工艺738以产生成品集成电路740。电路或电子结构的规范可从低级晶体管材料布局到高级描述语言变化。高级抽象化可用于使用例如vhdl、verilog、systemverilog、systemc、myhdl或openvera等硬件描述语言(“hdl”)来设计电路和系统。hdl描述可变换为逻辑电平寄存器转移层级(“rtl”)描述、门层级描述、布局层级描述或掩模层级描述。作为不太抽象的描述的每一较低抽象等级将更多有用的细节添加到设计描述中，例如包含描述的模块的更多细节。作为不太抽象的描述的较低抽象等级可由计算机生成、从设计库导出，或由另一设计自动化过程创建。用于指定更详细描述的较低抽象化语言等级处的规范语言的实例为spice，其用于具有许多模拟分量的电路的详细描述。启用每一抽象等级处的描述以供由所述层的相应工具(例如，形式检验工具)使用。设计过程可使用图5中描绘的序列。所描述的过程由eda产品(或工具)启用。在系统设计714期间，指定待制造的集成电路的功能性。设计可针对例如功率消耗、性能、面积(物理和/或代码线)和成本减少等期望的特性而优化。将设计划分为不同类型的模块或组件可在此阶段进行。在逻辑设计和功能检验716期间，以一或多个描述语言指定电路中的模块或组件，且检查规范的功能精确度。举例来说，可检验电路的组件以生成与正设计的电路或系统的规范的要求匹配的输出。功能检验可使用模拟器和其它程序，例如测试台生成器、静态hdl检查器和形式检验器。在一些实施例中，使用被称作“仿真器”或“原型系统”的组件的特殊系统来加速功能检验。在合成和测试设计718期间，将hdl代码变换为网表。在一些实施例中，网表可以是曲线结构，其中曲线结构的边缘表示电路的组件，且其中曲线结构的节点表示组件如何互连。hdl代码和网表两者为阶层式制品，其可由eda产品使用以检验当被制造时集成电路根据指定的设计工作。网表可针对目标半导体制造技术优化。此外，可对成品集成电路进行测试以检验集成电路满足规范的要求。在网表检验720期间，检查网表与定时约束的相容性以及与hdl代码的对应性。在设计规划722期间，针对定时和顶部层级布设构造和分析集成电路的总体平面图。在布局或物理实施724期间，进行物理放置(例如，晶体管或电容器等电路组件的定位)和布设(电路组件通过多个导体连接)，且可执行从库中选择单元以启用特定逻辑函数。如本文中所使用，术语“单元”可指定一组晶体管、其它组件和互连，其提供布尔逻辑函数(例如，and、or、not、xor)或存储功能(例如，触发器或锁存器)。如本文中所使用，电路“块”可指代两个或两个以上单元。单元和电路块两者可称为模块或组件，且被启用作为物理结构和模拟结构两者。针对选定单元指定(基于“标准单元”)例如尺寸等参数，且使所述参数在数据库中可存取以供由eda产品使用。在分析和提取726期间，在布局层级处verified电路功能，这准许改善布局设计。在物理检验728期间，检查布局设计以确保例如drc约束、电约束、光刻约束等制造约束是正确的，且电路系统功能与hdl设计规范匹配。在分辨率增强730期间，变换布局的几何结构来改进如何制造电路设计。在流片期间，创建数据以(在适当时应用光刻增强之后)用于生产光刻掩模。在掩模数据准备732期间，使用“流片”数据来产生用于产生成品集成电路的光刻掩模。计算机系统(例如，图6的计算机系统900)的存储子系统可用于存储程序和数据结构，所述程序和数据结构由本文中所描述的eda产品以及用于开发库和使用库的物理及逻辑设计的单元的产品中的一些或全部使用。图6示出计算机系统900的实例机器，所述实例机器内可执行用于致使机器执行本文中所论述的方法中的任何一或多种的指令集。在替代实施方案中，所述机器可连接(例如联网)到lan、内联网、外联网和/或因特网中的其它机器。机器可作为对等(或分布式)网络环境中的对等机器或作为云计算基础架构或环境中的服务器或客户端机器而在客户端-服务器网络环境中的服务器或客户端机器的容量中操作。所述机器可以是个人计算机(pc)、平板pc、机顶盒(stb)、个人数字助理(pda)、蜂窝式电话、网络器具、服务器、网络路由器、交换机或桥接器，或能够执行(循序地或以其它方式)指定将由所述机器采取的动作的指令集的任何机器。另外，尽管说明单个机器，但还应认为术语“机器”包含单独地或联合地执行一(或多个)指令集以执行本文中所论述的方法中的任何一或多种的机器的任何集合。实例计算机系统900包含处理装置902、主存储器904(例如，只读存储器(rom)、快闪存储器、例如同步dram(sdram)等动态随机存取存储器(dram))、静态存储器906(例如，快闪存储器、静态随机存取存储器(sram)等)，以及数据存储系统918，其经由总线930彼此通信。处理装置902表示一或多个处理器，例如微处理器、中央处理单元等。更具体地，处理装置可以是复杂指令集计算(cisc)微处理器、精简指令集计算(risc)微处理器、超长指令字(vliw)微处理器，或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置902还可以是一或多个专用处理装置，例如专用集成电路(asic)、现场可编程门阵列(fpga)、数字信号处理器(dsp)、网络处理器等。处理装置902可被配置成执行指令926以用于执行本文中所描述的操作和步骤。计算机系统900可进一步包含网络接口装置908以在网络920上通信。计算机系统900还可包含视频显示单元910(例如，液晶显示器(lcd)或阴极射线管(crt))、字母数字输入装置912(例如，键盘)、光标控制装置914(例如，鼠标)、图形处理单元922、信号生成装置916(例如，扬声器)、图形处理单元922、视频处理单元928和音频处理单元932。数据存储装置918可包含机器可读存储介质924(也称为非暂时性计算机可读介质)，其上存储有一或多个指令集926或体现本文中所描述的任何一或多种方法或功能的软件。指令926还可在其由计算机系统900执行期间完全或至少部分地驻留在主存储器904内和/或处理装置902内，主存储器904和处理装置902也构成机器可读存储介质。在一些实施方案中，指令926包含实施对应于本公开的功能性的指令。尽管机器可读存储介质924在实例实施方案中展示为单个介质，但术语“机器可读存储介质”应被认为包含存储所述一或多个指令集的单个介质或多个介质(例如，集中化或分布式数据库，和/或相关联的高速缓存及服务器)。术语“机器可读存储介质”还应被认为包含能够存储或编码供机器执行的指令集且致使机器和处理装置902执行本公开的任何一或多种方法的任何介质。术语“机器可读存储介质”应被认为包含(但不限于)固态存储器、光学介质和磁性介质。已关于计算机存储器内的数据位的操作的算法和符号表示而呈现先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用以将其工作的主旨最有效地传达给本领域的其他技术人员的方式。算法可以是产生所要结果的操作的序列。操作是要求对物理量进行物理操纵的操作。此些量可采取能够被存储、组合、比较和以其它方式操纵的电或磁信号的形式。此些信号可被称为位、值、要素、符号、字符、项、数字等。然而，应牢记，所有这些和类似术语应与适当物理量相关联，且仅仅是应用于这些量的方便的标签。除非从本公开显而易见特别地陈述是其它情况，否则应了解，在整个描述中，特定术语指代将表示为计算机系统的寄存器和存储器内的物理(电子)量的数据操纵和变换为类似地表示为计算机系统存储器或寄存器或其它此类信息存储装置内的物理量的其它数据的计算机系统或类似的电子计算装置的动作和过程。本公开还涉及用于执行本文的操作的设备。此设备可以出于既定目的而专门构造，或其可包含由存储在计算机中的计算机程序选择性地激活或重新配置的计算机。此计算机程序可以存储在计算机可读存储介质中，例如但不限于任何类型的盘，包含软性磁盘、光盘、cd-rom和磁光盘、只读存储器(rom)、随机存取存储器(ram)、eprom、eeprom、磁卡或光卡，或适合于存储电子指令的任何类型的介质，其各自耦合到计算机系统总线。本文中呈现的算法和显示并非在本质上与任何特定计算机或其它设备相关。各种其它系统可根据本文中的教示与程序一起使用，或可证明构造更专用的设备来执行所述方法是方便的。此外，并不参考任何特定编程语言来描述本公开。应了解，可使用多种编程语言来实施本文中所描述的本公开的教示。本公开可提供为计算机程序产品或软件，其可包含在其上存储有指令的机器可读介质，所述指令可用于编程计算机系统(或其它电子装置)以执行根据本公开的过程。机器可读介质包含用于存储呈机器(例如，计算机)可读的形式的信息的任何机构。举例来说，机器可读(例如，计算机可读)介质包含机器(例如，计算机)可读存储介质，例如只读存储器(“rom”)、随机存取存储器(“ram”)、磁盘存储介质、光学存储介质、快闪存储器装置等。在以上公开内容中，本公开的实施方案已经参考其特定的实例实施方案进行描述。将显而易见的是，可在不脱离所附权利要求书中阐述的本公开的实施方案的更广精神及范围的情况下对其进行各种修改。在本公开以单数形式提及一些要素的情况下，可在图式中描绘一个以上要素，且类似的要素用类似的标号标记。因此，应在说明性意义而非限制性意义上看待本公开和图式。当前第1页1 2 3 当前第1页1 2 3
技术特征：1.一种方法，其包括：
在与半导体芯片设计相关联的网表内识别一或多个晶体管特性；
接收针对所述半导体芯片设计的单元的一或多个故障测试模型的结果，所述结果是至少部分地基于提供到由所述一或多个故障测试模型指定的所述半导体芯片设计的所述单元的输入引脚的输入在所述半导体芯片设计的所述单元的一或多个输出引脚处生成的，且其中至少部分地基于与所述半导体芯片设计相关联的所述网表内的所述一或多个晶体管特性执行所述一或多个故障测试模型；
至少部分地基于所述一或多个故障测试模型的所述结果使检测到的一或多个故障与所述网表内的一或多个晶体管特性相关以识别所述半导体芯片设计内的一或多个有故障的晶体管；以及
由处理器提供识别所述半导体芯片设计内的所述一或多个有故障的晶体管的用户界面。
2.根据权利要求1所述的方法，其中识别一或多个晶体管特性包括：
接收所关注的晶体管特性的用户输入；
在与所述半导体芯片设计相关联的所述网表内识别所关注的所述晶体管特性；以及
从与所述半导体芯片设计相关联的所述网表提取所关注的所述晶体管特性。
3.根据权利要求1所述的方法，其中提供用户界面包括：在图形显示内提供识别所述半导体芯片设计的所述单元内的一或多个故障的位置的数据，所述图形显示将所述一或多个故障的所述位置覆叠到单元布局上。
4.根据权利要求1所述的方法，其进一步包括：
生成至少一个用户界面，所述至少一个用户界面唯一地识别至少一个晶体管和所述网表内识别的所述至少一个晶体管的一或多个晶体管特性，其中唯一地识别所述至少一个晶体管的所述用户界面包括从所述网表提取的唯一地识别所述至少一个晶体管的数据和从所述网表提取的识别所述一或多个晶体管特性的数据。
5.根据权利要求1所述的方法，其中使检测到的一或多个故障与所述网表内的一或多个晶体管特性相关包括在识别所述半导体芯片设计的所述单元的预期输出的数据结构内查找所述半导体芯片设计的所述单元的所述一或多个输出引脚处生成的结果。
6.根据权利要求1所述的方法，其中在与半导体芯片设计相关联的网表内识别一或多个晶体管特性包括：
在所述半导体芯片设计内识别库单元；以及
从存储器存储区域检索所述库单元的一或多个晶体管特性。
7.根据权利要求1所述的方法，其进一步包括：
将所述一或多个有故障的晶体管的一或多个晶体管特性与从与所述半导体芯片设计相关联的所述网表提取的其它晶体管的一或多个晶体管特性进行比较；
确定所述一或多个有故障的晶体管的所述晶体管特性中的一或多个是否与所述其它晶体管中的至少一个的所述晶体管特性中的一或多个匹配；
在确定所述一或多个有故障的晶体管的所述晶体管特性中的至少一个与所述其它晶体管中的所述至少一个的所述晶体管特性中的至少一个匹配后，确定针对所述一或多个有故障的晶体管检测到的一或多个故障是否与所述其它晶体管中的所述至少一个共享；以及
在确定所述一或多个故障中的至少一个与所述其它晶体管中的至少一个共享后，在所述用户界面内将所述其它晶体管中的所述至少一个识别为有故障的晶体管。
8.一种系统，其包括：
存储器，其存储指令；以及
处理器，其与所述存储器耦合且执行指令，所述指令在执行时致使所述处理器：
在与半导体芯片设计相关联的网表内识别一或多个晶体管特性；
针对所述半导体芯片设计执行先进单元感知故障模型以将一或多个故障测试模型内指定的输入提供到所述半导体芯片设计的单元的输入引脚，其中至少部分地基于与所述半导体芯片设计相关联的所述网表内的所述一或多个晶体管特性识别所述一或多个故障测试模型，且其中将所述输入提供到所述单元的输入引脚致使所述单元在所述单元的一或多个输出引脚处生成结果；
至少部分地基于所述一或多个故障测试模型的所述结果使检测到的一或多个故障与所述网表内的一或多个晶体管特性相关以识别所述半导体芯片设计内的一或多个有故障的晶体管；以及
提供识别所述半导体芯片设计内的所述一或多个有故障的晶体管的用户界面。
9.根据权利要求8所述的系统，其中识别一或多个晶体管特性包括：
接收所关注的晶体管特性的用户输入；
在与所述半导体芯片设计相关联的所述网表内识别所关注的所述晶体管特性；以及
从与所述半导体芯片设计相关联的所述网表提取所关注的所述晶体管特性。
10.根据权利要求8所述的系统，其中提供用户界面包括：在图形显示内提供识别所述半导体芯片设计的所述单元内的一或多个故障的位置的数据，所述图形显示将所述一或多个故障的所述位置覆叠到单元布局上。
11.根据权利要求8所述的系统，其中所述处理器进一步被配置成生成至少一个用户界面，所述至少一个用户界面唯一地识别至少一个晶体管和所述网表内识别的所述至少一个晶体管的一或多个晶体管特性，其中唯一地识别所述至少一个晶体管的所述用户界面包括从所述网表提取的唯一地识别所述至少一个晶体管的数据和从所述网表提取的识别所述一或多个晶体管特性的数据。
12.根据权利要求8所述的系统，其中使检测到的一或多个故障与所述网表内的一或多个晶体管特性相关包括在识别所述半导体芯片设计的所述单元的预期输出的数据结构内查找所述半导体芯片设计的所述单元的所述一或多个输出引脚处生成的结果。
13.根据权利要求8所述的系统，其中在与半导体芯片设计相关联的网表内识别一或多个晶体管特性包括：
在所述半导体芯片设计内识别库单元；以及
从存储器存储区域检索所述库单元的一或多个晶体管特性。
14.根据权利要求8所述的系统，其中所述处理器进一步被配置成确定针对半导体芯片设计检测到的一或多个故障是否与所述半导体芯片设计内的多个晶体管共享。
15.一种包括所存储指令的非暂时性计算机可读介质，所述指令在由处理器执行时致使所述处理器：
在与半导体芯片设计相关联的网表内识别一或多个晶体管特性；
针对所述半导体芯片设计执行先进单元感知故障模型以将一或多个故障测试模型内指定的输入提供到所述半导体芯片设计的单元的输入引脚，其中至少部分地基于与所述半导体芯片设计相关联的所述网表内的所述一或多个晶体管特性识别所述一或多个故障测试模型，且其中将所述输入提供到所述单元的输入引脚致使所述单元在所述单元的一或多个输出引脚处生成结果；
至少部分地基于所述一或多个故障测试模型的所述结果使检测到的一或多个故障与所述网表内的一或多个晶体管特性相关以识别所述半导体芯片设计内的一或多个有故障的晶体管；以及
提供识别所述半导体芯片设计内的所述一或多个有故障的晶体管的用户界面。
16.根据权利要求15所述的非暂时性计算机可读介质，其中识别一或多个晶体管特性包括：
接收所关注的晶体管特性的用户输入；
在与所述半导体芯片设计相关联的所述网表内识别所关注的所述晶体管特性；以及
从与所述半导体芯片设计相关联的所述网表提取所关注的所述晶体管特性。
17.根据权利要求15所述的非暂时性计算机可读介质，其中提供用户界面包括：在图形显示内提供识别所述半导体芯片设计的所述单元内的一或多个故障的位置的数据，所述图形显示将所述一或多个故障的所述位置覆叠到单元布局上。
18.根据权利要求15所述的非暂时性计算机可读介质，其进一步包括所存储指令，所述指令在由处理器执行时致使所述处理器生成至少一个用户界面，所述至少一个用户界面唯一地识别至少一个晶体管和所述网表内识别的所述至少一个晶体管的一或多个晶体管特性，其中唯一地识别所述至少一个晶体管的所述用户界面包括从所述网表提取的唯一地识别所述至少一个晶体管的数据和从所述网表提取的识别所述一或多个晶体管特性的数据。
19.根据权利要求15所述的非暂时性计算机可读介质，其中使检测到的一或多个故障与所述网表内的一或多个晶体管特性相关包括在识别所述半导体芯片设计的所述单元的预期输出的数据结构内查找所述半导体芯片设计的所述单元的所述一或多个输出引脚处生成的结果。
20.根据权利要求15所述的非暂时性计算机可读介质，其中在与半导体芯片设计相关联的网表内识别一或多个晶体管特性包括：
在所述半导体芯片设计内识别库单元；以及
从存储器存储区域检索所述库单元的一或多个晶体管特性。
技术总结本申请涉及用于良率分析和物理故障分析的先进单元感知故障模型。为了特定地识别半导体单元内的故障，检索与半导体单元设计相关联的SPICE网表，且在所述SPICE网表内识别一或多个晶体管特性。针对所述半导体单元执行先进单元感知故障模型，且为所述半导体芯片设计的单元的所述先进单元感知故障模型的一或多种故障测试方法传回结果。通过使作为所述故障测试方法的结果检测到的一或多个故障与所述SPICE网表内的一或多个晶体管特性相关来继续用于识别所述半导体单元内的故障的方法，且生成用于识别所述半导体芯片设计内的一或多个有故障的晶体管的用户界面。
技术研发人员：R·郭;B·阿彻
受保护的技术使用者：新思科技有限公司
技术研发日：2021.02.01
技术公布日：2021.08.03
