一种低成本零延时的SAR-ADC硬件校正算法的制作方法

一种低成本零延时的sar
‑
adc硬件校正算法
技术领域
1.本发明涉及sar
‑
adc技术领域，具体的是一种低成本零延时的sar
‑
adc硬件校正算法。


背景技术：

2.逐次逼近寄存器型模数转换器(sar
‑
adc)占据着大部分的中等至高分辨率adc市场，其采样速率最高可达5msps，分辨率为8位至18位。鉴于sar架构允许高性能、低功耗adc采用小尺寸封装，具有较高速度、较低成本、较高精度的特点，所以sar
‑
adc尤其适合对尺寸要求严格的系统，广泛集成于mcu芯片中。
3.但由于生产工艺的偏差，每颗芯片的adc特性都会有一点偏差，因此需要进行校正补偿，才能得到比较好的一致性。目前，常规的补偿方法是通过软件补偿，目前已知的硬件补偿方法普遍有存在资源消耗大，占用时钟等缺点。


技术实现要素：

4.为了弥补现有技术的上述不足，本发明提供了一种低成本零延时的sar
‑
adc硬件校正算法，其技术方案如下。
5.一种低成本零延时的sar
‑
adc硬件校正算法，采用如下处理步骤：
6.s1、定义寄存器am和寄存器ak，通过寄存器am和寄存器ak配置一个硬件算法电路，寄存器am的符号位为fm，寄存器ak的符号位为fk，硬件算法电路以adc输出数据ya为输入；
7.s2、算法电路通过ya获得校正值temp1，其中
8.temp1＝ya (fm？am:
‑
am)；
9.s3、算法电路通过temp1获得校正值temp2，其中
10.temp2＝(fk？ak:
‑
ak)*temp1；
11.s4、算法电路根据校正值temp1和校正值temp2获得adc输出数据校正值yb,其中
12.yb＝temp1 temp2。
13.与现有技术相比，本发明的有益效果在于：通过寄存器配置一个硬件算法电路，计算方法简单，不需要占用adc的采样时间，能最简化计算adc的校正，具有低消耗、零延时的特点。
14.下面，结合具体实施方式对本发明做进一步的说明。
具体实施方式
15.一种低成本零延时的sar
‑
adc硬件校正算法，采用如下处理步骤：
16.s1、定义寄存器am和寄存器ak，通过寄存器am和寄存器ak配置一个硬件算法电路，寄存器am的符号位为fm，寄存器ak的符号位为fk，硬件算法电路以adc输出数据ya为输入；
17.s2、算法电路通过ya获得校正值temp1，其中
18.temp1＝ya (fm？am:
‑
am)；
19.s3、算法电路通过temp1获得校正值temp2，其中
20.temp2＝(fk？ak:
‑
ak)*temp1；
21.s4、算法电路根据校正值temp1和校正值temp2获得adc输出数据校正值yb,其中
22.yb＝temp1 temp2。
23.在上述实施方式中，通过寄存器配置一个硬件算法电路，计算方法简单，不需要占用adc的采样时间，能最简化计算adc的校正，具有低消耗、零延时的特点。
24.在上述实施方式的基础上，进一步的，在步骤s1中，寄存器am及其符号位fm、寄存器ak及其符号位fk的定义采用如下步骤：
25.s11、采样两个理想的adc输入电压下的adc输出数据，根据这两个两个理想的adc输入电压拟合出adc输入电压x与adc输出数据ya的一元一次方程为ya＝ka*x ma；
26.其中，ka和ma为预设的方程系数；
27.s12、预设理想的adc输出数据yb＝kb*x；
28.其中，kb为预设的方程系数；
29.据此，理想的adc输出数据yb＝(kb/ka)*(ya
–
ma)；
30.在此基础上，代入寄存器am及其符号位fm、寄存器ak及其符号位fk，则理想的adc输出数据yb进一步变换为
31.yb＝(1 (fk？|(kb
‑
ka)/ka|:
‑
|(kb
‑
ka)/ka|)*(ya (fm？|ma|:
‑
|ma|))
32.据此计算得出需要配置的am、ak、fm和fk，并据此进行寄存器am及其符号位fm、寄存器ak及其符号位fk的定义。
33.在上述实施方式的基础上，更进一步的，步骤s12中，鉴于|kb
‑
ka/ka|是一个比较小的小数，因此以用kc/16384代替，其中kc是一个小于256的数，|ma|也是一个小于256的数；定义寄存器am＝|ma|，定义寄存器ak＝kc，理想的adc输出数据yb进一步变换为
34.yb＝(1 (fk？ak:
‑
ak)/16384)&(ya (fm？am:
‑
am))；
35.据此计算得出需要配置的am、ak、fm和fk，并据此进行寄存器am及其符号位fm、寄存器ak及其符号位fk的定义。
36.对于本领域技术人员而言，本发明的保护范围并不限于上述示范性实施例的细节，在没有背离本发明的精神或基本特征的情况下，本领域技术人员基于本发明的要件所做出的等同含义和保护范围内的所有变化的实施方式均应囊括在本发明之内。

技术特征：
1.一种低成本零延时的sar
‑
adc硬件校正算法，其特征在于，采用如下处理步骤：s1、定义寄存器am和寄存器ak，通过寄存器am和寄存器ak配置一个硬件算法电路，寄存器am的符号位为fm，寄存器ak的符号位为fk，硬件算法电路以adc输出数据ya为输入；s2、算法电路通过ya获得校正值temp1，其中temp1＝ya (fm？am:
‑
am)；s3、算法电路通过temp1获得校正值temp2，其中temp2＝(fk？ak:
‑
ak)*temp1；s4、算法电路根据校正值temp1和校正值temp2获得adc输出数据校正值yb,其中yb＝temp1 temp2。2.如权利要求1所述的一种低成本零延时的sar
‑
adc硬件校正算法，其特征在于，在步骤s1中，寄存器am及其符号位fm、寄存器ak及其符号位fk的定义采用如下步骤：s11、采样两个理想的adc输入电压下的adc输出数据，根据这两个两个理想的adc输入电压拟合出adc输入电压x与adc输出数据ya的一元一次方程为ya＝ka*x ma；其中，ka和ma为预设的方程系数；s12、预设理想的adc输出数据yb＝kb*x；其中，kb为预设的方程系数；据此，理想的adc输出数据yb＝(kb/ka)*(ya
–
ma)；在此基础上，代入寄存器am及其符号位fm、寄存器ak及其符号位fk，则理想的adc输出数据yb进一步变换为yb＝(1 (fk？|(kb
‑
ka)/ka|:
‑
|(kb
‑
ka)/ka|)*(ya (fm？|ma|:
‑
|ma|))据此计算得出需要配置的am、ak、fm和fk，并据此进行寄存器am及其符号位fm、寄存器ak及其符号位fk的定义。3.如权利要求2所述的一种低成本零延时的sar
‑
adc硬件校正算法，其特征在于，步骤s12中，鉴于|kb
‑
ka/ka|是一个比较小的小数，因此以用kc/16384代替，其中kc是一个小于256的数，|ma|也是一个小于256的数；定义寄存器am＝|ma|，定义寄存器ak＝kc，理想的adc输出数据yb进一步变换为yb＝(1 (fk？ak:
‑
ak)/16384)&(ya (fm？am:
‑
am))；据此计算得出需要配置的am、ak、fm和fk，并据此进行寄存器am及其符号位fm、寄存器ak及其符号位fk的定义。
技术总结
一种低成本零延时的SAR


技术研发人员：戴锐 吴晓勇 崔松叶
受保护的技术使用者：深圳前海维晟智能技术有限公司
技术研发日：2021.03.25
技术公布日：2021/6/29